UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2719

CPLD - ピン配置および制御配置を固定する方法

説明

キーワード : CPLD, XC9500, XPLA3, CoolRunner, pin-out, pinout, pin locking, guide file, pin assignment, LOC, ピン配置, ピン固定, ガイド ファイル, ピン割り当て

重要度 : 標準

概要 :
ピンが割り当てられたデザインのピン配置を制御する方法について

ソリューション

1

ピンおよびファンクション ブロック割り当てによるピン配置 :

A. ピン割り当て

LOC 制約を指定するには、UCF ファイルを使用します。 この場合の構文は次のとおりです。

NET NETNAME LOC=pin_name;

ピン パッケージの場合、pin_name には「Pnn」と入力します。この場合、「nn」は番号を示します。 たとえば、PC84 パッケージの場合、pin_name に有効となる範囲は P1 〜 P84 です。 グリッド アレイ パッケージ (FG および BG) の場合、pin_name には「rc」と入力します。この場合、「r」は行を表す文字、「c」は列を表す番号を示します。

B. ファンクション ブロック/マクロセルの割り当て

デザインの内部ノードを明示的に割り当てて、ターゲット デバイスの特定のファンクション ブロックまたはマクロセルを指定できます。 特定位置に内部ノードを割り当てるには、シンボルまたはその出力ネットに次の属性を適用します。

LOC=FBnn[_mm];

この場合、「nn」はターゲット デバイスのファンクション ブロック番号、「mm」 (オプション) は有効なマクロセル番号を示します。

UCF ファイルの構文は次のとおりです。

INST COMPONENTNAME LOC=FBnn[_mm]; # シンボルの場合
:
INST MY_FLOP LOC=FB1_3; # レジスタ MY_FLOP をファンクション ブロック 1、マクロセル 3 に固定

または

NET NETNAME LOC=FBnn[_mm]; # ネットの場合
:
NET MY_FLOP_OUT LOC=FB2_4; # ノード/ネット MY_FLOP_OUT をファンクション ブロック 2、マクロセル 4 に固定

2

ピン固定によるピン配置 :

デザインを CPLD デバイスにフィットさせ、そのデバイスを含むプロトタイプを作成した場合、ピン位置を固定する必要があります。

この場合、ISE Foundation で Process ウィンドウの [Implement Design] の階層下に [Lock Pins] があります。 [Lock Pin] をダブルクリックすると、現在のピン配置が yourproject.ucf ファイルに書き込まれます。

3

ピンを割り当てる上での注意点 :

デザイン内で LOC 制約を適用できるシンボルの数に制限はありません。 しかし、ピンの割り当てはソフトウェアに制約を加えるため、フィッタによるデザイン内の残りの I/O 信号に対するロジックおよび I/O リソースの自動割り当てが困難になります。

出力ピンおよび I/O ピンを手動で割り当てる場合は、関連したロジック ファンクションを特定のマクロセルやファンクション ブロックに配置する必要があります。 関連するロジック数が使用可能なファンクション ブロックのリソース (マクロセル、積項、ファンクション ブロック入力) の数を越えない場合、ロジックがマクロセルにマップされます。

通常では、デバイス内に効率よく配置されたロジックの配置情報を元に、フィッタでピンを自動的に割り当てるのが最良の方法です。 フィッタは自動的にピン配置を決定し、今後、ピンを配置し直さなくてもデザイン反復ができるようにします。 デザイン内で自動的にピンを割り当てた場合、ピンに関連したロジックや、デバイス内で隣接した位置に物理的にマップされたロジックを変更するのが困難になることがあります。

デザイン内でクロック、非同期セット/リセット、出力イネーブルとして使用される信号にピン位置を割り当てる場合、それらのグローバル リソースを利用するのであれば、デバイスの GCK、GSR、GTS に割り当てる必要があります。 フィッタは、その他のクロック、セット/リセット、出力イネーブルの入力を残りの GCK、GSR、GTS に自動的に割り当てます。

4

LOC 制約の無視

回路図に LOC 属性が含まれている場合、すべての LOC 属性を無視するようにフィッタを設定できます。これは、UCF ファイルを使用してピン位置を指定し、フィッタですべての I/O ピンを自動的に割り当てる場合にも同様に設定できます。 これにより、回路図および UCF ファイルのすべての LOC 属性を一時的に無視します。

この方法は、回路図から LOC 属性を削除せずに、デザインが異なるターゲット デバイスにどのようにフィットするかをテストする場合に有効です。 このオプションは、「Use Design Location Constraints」といい、インプリメンテーション オプションに含まれています。
AR# 2719
作成日 08/21/2007
最終更新日 02/03/2013
ステータス アクティブ
タイプ 一般