UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2728

12.1 タイミング クロージャ - タイミング制約の全体的なパフォーマンスの解析方法

説明

Constraints Editor を使用し、デザインの一部に対し最大周期を設定するタイミング制約を入力し、デザインの別の部分に別の遅延を入力しました。

指定した実際の遅延と周期がソフトウェアで満たされていることを確認するためには、これらの制約をどのように解析すればよいのでしょうか。

ソリューション

詳細は (ザイリンクス アンサー 4313) を参照してください。

Timing Analyzer

タイミング レポートを生成するには次の手順に従います。

1. Project Navigator から Timing Analyzer を起動します。
2. プルダウン メニューの [Analyze] -> [Against Timing Constraints] をクリックします。
3. 解析したいタイミング制約を確認して [OK] をクリックします。
4. 表示されたタイミング レポートで、タイミング制約とその対象となっているパスを確認することができます。

コマンド ライン

コマンド ラインからマップ後のタイミング制約レポートを生成するには、次のように入力します。

trce <design name>.ncd <design name>.pcf -o <design name>.twr -tsi <design name>.tsi

<design name>.ncd および <design name>.pcf はマップの出力です。

タイミング制約レポートは <design name>.twr および <design name>.twx です。

配置配線後のタイミング レポートを生成するには、次のように入力します。

trce <design name>.ncd <design name>.pcf -o <design name>.twr -tsi <design name>.tsi

<design name>.ncd および <design name>.pcf は PAR の出力です。

タイミング制約レポートは <design name>.twr および <design name>.twx です。

AR# 2728
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Spartan-3
  • Spartan-3 XA
  • Spartan-3A
  • More
  • Spartan-3A DSP
  • Spartan-3AN
  • Spartan-3E
  • Spartan-6 LX
  • Spartan-6 LXT
  • Virtex-4 FX
  • Virtex-4 LX
  • Virtex-4 QPro/R
  • Virtex-4 SX
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less