UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2742

12.1 タイミング クロージャ - 特定パスの遅延解析方法

説明

デザインにある 2 つのロジック間のパス遅延を解析するにはどうすればよいでしょうか。

ソリューション

この機能は Timing Analyzer を介してのみ使用できます。

1. ISE で [Implement Design] -> [Place and Route] -> [Generate Post-Place and Route Static Timing] をクリックします。
2. [Analyze Post-Place and Route Static Timing (Timing Analyzer)] をダブルクリックします。
3. [Timing] -> [Run Timing Analysis] をクリックし、[Analysis Type: Against User Specified Paths by Defining Endpoints] を選択します。
4. タイミング解析の対象となるソースおよびデスティネーションを選択します。エレメント タイプ (フリップフロップ、パッド、ネット、ピン、CLB、クロック) を選択します。フィルタを使用して選択肢を狭くします (ワイルドカード文字使用可能)。ソース エレメントをソース エリアに、デスティネーション エレメントをデスティネーションに追加します。
5. このレポートのオプションと設定を選択し、[OK] をクリックします。
6. タイミング レポートにワースト ケース (上) からベスト ケース (下) までパスがすべてリストされます。

メモ : 遅延の「R」は Rising (立ち上がり) を示します。「F」は Falling (立ち下がり) を示します。

AR# 2742
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Spartan-3
  • Spartan-3 XA
  • Spartan-3A
  • More
  • Spartan-3A DSP
  • Spartan-3AN
  • Spartan-3E
  • Spartan-6 LX
  • Spartan-6 LXT
  • Virtex-4 FX
  • Virtex-4 LX
  • Virtex-4 QPro/R
  • Virtex-4 SX
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less