UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. Xilinx - Adaptable. Intelligent.
  2. サポート
  3. AR# 29168: LogiCORE Block Memory Generator - XCO parameters have changed in v2.5

AR# 29168

LogiCORE Block Memory Generator - XCO parameters have changed in v2.5

説明

キーワード : CORE Generator, asynch, asymmetric, nonsymmetric, non-symmetric, block RAM, RAMB, block RAM, BRAM, RAMB16, RAMB, simulation, UniSim, SimPrim, unisims, simprims, NetGen, SDF, register, options, migration, upgrade, upgrading, 非対称, ブロック RAM, シミュレーション, レジスタ, オプション, 移行, アップグレード

Block Memory Generator v2.5 で、XCO パラメータが変更されています。 このため、v2.5 のコアを v2.4 の XCO ファイルまたはそれよりも古いバージョンの XCO ファイルを使用して生成しようとすると、エラーが発生してコアを生成できません。

v2.4 から v2.5 への XCO パラメータの変更は次のとおりです。

削除されたもの :
Register_Output_of_Memory_Primitives
Register_Output_of_Memory_Core

追加されたもの :
Register_PortA_Output_of_Memory_Primitives
Register_PortB_Output_of_Memory_Primitives
Register_PortA_Output_of_Memory_Core
Register_PortB_Output_of_Memory_Core

一般的には、RAM プリミティブの出力およびコアの出力は個々のポートに対して再定義されています。 以前はこれらのオプションは両方のポートに適用されていましたが、今回のバージョンでは、個々のポートに対しユーザーがコントロールすることができます。

ソリューション

既存の XCO ファイルを使用して、古いバージョンの Block Memory Generator コアから v2.5 のコアに移行するには、次のオプションのいずれかを試してください。

オプション 1

Block Memory Generator v2.4 の XCO ファイルを持っている場合は、CORE Generator のアップグレード機能を使用します。 『CORE Generator ヘルプ』の「コアのアップグレード」セクションを参照してください。
http://toolbox.xilinx.com/docsan/xilinx92/help/iseguide/mergedProjects/coregen/coregen.htm

オプション 2

XCO ファイルを手動で開いて次の行を編集します。

1. SELECT Block_Memory_Generator family Xilinx,_Inc. 2.4 (2.4 を 2.5 に変更)
2. CSET register_output_of_memory_core=true (この行を削除)
3. CSET register_output_of_memory_primitives=false (この行を削除)
4. CSET register_porta_output_of_memory_core=true (この行を追加して 2 で使用の値に設定)
5. CSET register_portb_output_of_memory_core=true (この行を追加して 2 で使用の値に設定)
6. CSET register_porta_output_of_memory_primitives=false (この行を追加して 3 で使用の値に設定)
7. CSET register_portb_output_of_memory_primitives=false (この行を追加して 3 で使用の値に設定)

オプション 3

v2.5 カスタム GUI を使用しオプションを設定して v2.5 のコアを最初から生成します。 複数のブロック メモリ コアを再生成する必要がある場合には、最善策でないかもしれません。

メモ : Block Memory Generator v1.1、2.1、2.2、または 2.3 を使用していて、Block Memory Generator v2.5 を再生成する必要がある場合は、XCO ファイルの次の行を手動で編集します。

SELECT Block_Memory_Generator family Xilinx,_Inc. 2.1 (2.1 を 2.4 に変更)

そして、CORE Generator アップグレード機能を使用して Block Memory Generator v2.5 を生成します (オプション 1 を参照)。 オプション 2 を使用して、バージョン番号を 2.1 から 2.5 に変更し、オプション 2 で説明されているようにほかのパラメータを削除/追加することもできます。

メモ : 古い Single Port または Dual Port Block Memory コアを使用していて、Block Memory Generator v2.5 を再生成する必要がある場合は、Block Memory Migration キットを使用してください。
http://japan.xilinx.com/ipcenter/blk_mem_gen/blk_mem_gen_migration_kit.htm
AR# 29168
日付 12/15/2012
ステータス アクティブ
種類 一般

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加