You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
標準 NIC
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
オフロード NIC
プログラム可能な NIC
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 2916: M1.x EPIC - ERROR: baspr - A parsing error has occured at line 6, token ";"
AR# 29168: LogiCORE Block Memory Generator - XCO parameters have changed in v2.5
AR# 29168
更新を電子メールで連絡
|
購読解除
LogiCORE Block Memory Generator - XCO parameters have changed in v2.5
説明
ソリューション
説明
キーワード : CORE Generator, asynch, asymmetric, nonsymmetric, non-symmetric, block RAM, RAMB, block RAM, BRAM, RAMB16, RAMB, simulation, UniSim, SimPrim, unisims, simprims, NetGen, SDF, register, options, migration, upgrade, upgrading, 非対称, ブロック RAM, シミュレーション, レジスタ, オプション, 移行, アップグレード
Block Memory Generator v2.5 で、XCO パラメータが変更されています。 このため、v2.5 のコアを v2.4 の XCO ファイルまたはそれよりも古いバージョンの XCO ファイルを使用して生成しようとすると、エラーが発生してコアを生成できません。
v2.4 から v2.5 への XCO パラメータの変更は次のとおりです。
削除されたもの :
Register_Output_of_Memory_Primitives
Register_Output_of_Memory_Core
追加されたもの :
Register_PortA_Output_of_Memory_Primitives
Register_PortB_Output_of_Memory_Primitives
Register_PortA_Output_of_Memory_Core
Register_PortB_Output_of_Memory_Core
一般的には、RAM プリミティブの出力およびコアの出力は個々のポートに対して再定義されています。 以前はこれらのオプションは両方のポートに適用されていましたが、今回のバージョンでは、個々のポートに対しユーザーがコントロールすることができます。
ソリューション
既存の XCO ファイルを使用して、古いバージョンの Block Memory Generator コアから v2.5 のコアに移行するには、次のオプションのいずれかを試してください。
オプション 1
Block Memory Generator v2.4 の XCO ファイルを持っている場合は、CORE Generator のアップグレード機能を使用します。 『CORE Generator ヘルプ』の「コアのアップグレード」セクションを参照してください。
http://toolbox.xilinx.com/docsan/xilinx92/help/iseguide/mergedProjects/coregen/coregen.htm
オプション 2
XCO ファイルを手動で開いて次の行を編集します。
1. SELECT Block_Memory_Generator family Xilinx,_Inc. 2.4 (2.4 を 2.5 に変更)
2. CSET register_output_of_memory_core=true (この行を削除)
3. CSET register_output_of_memory_primitives=false (この行を削除)
4. CSET register_porta_output_of_memory_core=true (この行を追加して 2 で使用の値に設定)
5. CSET register_portb_output_of_memory_core=true (この行を追加して 2 で使用の値に設定)
6. CSET register_porta_output_of_memory_primitives=false (この行を追加して 3 で使用の値に設定)
7. CSET register_portb_output_of_memory_primitives=false (この行を追加して 3 で使用の値に設定)
オプション 3
v2.5 カスタム GUI を使用しオプションを設定して v2.5 のコアを最初から生成します。 複数のブロック メモリ コアを再生成する必要がある場合には、最善策でないかもしれません。
メモ : Block Memory Generator v1.1、2.1、2.2、または 2.3 を使用していて、Block Memory Generator v2.5 を再生成する必要がある場合は、XCO ファイルの次の行を手動で編集します。
SELECT Block_Memory_Generator family Xilinx,_Inc. 2.1 (2.1 を 2.4 に変更)
そして、CORE Generator アップグレード機能を使用して Block Memory Generator v2.5 を生成します (オプション 1 を参照)。 オプション 2 を使用して、バージョン番号を 2.1 から 2.5 に変更し、オプション 2 で説明されているようにほかのパラメータを削除/追加することもできます。
メモ : 古い Single Port または Dual Port Block Memory コアを使用していて、Block Memory Generator v2.5 を再生成する必要がある場合は、Block Memory Migration キットを使用してください。
http://japan.xilinx.com/ipcenter/blk_mem_gen/blk_mem_gen_migration_kit.htm
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 29168
日付
12/15/2012
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる