AR# 29448

説明

• 新機能
• サポートされるデバイス
• 修正点
• 既知の問題

ソリューション

• 入力データが非常に規則的であるためビット エラー レート (BER) が予測できない場合は、(ザイリンクス アンサー 22374) を参照してください。
• さまざまなコンフィギュレーションで動作している LogiCORE Viterbi Decoder のデータ レートの算出方法は、(ザイリンクス アンサー 22641) を参照してください。

• ISE 13.4 でリリース

• ISE 13.4 ソフトウェアをサポート
• AXI インターフェイス

• Zynq-7000*
• Virtex-7 XC XT/HT/T
• Virtex-7 -2L XC XT/T
• Virtex-6 XC CXT/LXT/SXT/HXT
• Virtex-6 XQ LXT/SXT
• Virtex-6 -1L XQ LXT/SXT
• Virtex-6 -1L XC LXT/SXT
• Kintex-7 XC
• Kintex-7 -2L XC
• Artix-7 XC
• Spartan-6 XC LX/LXT
• Spartan-6 XA
• Spartan-6 XQ LX/LXT
• Spartan-6 -1L XQ LX
• Spartan-6 -1L XC LX

• なし

• なし

• ISE 11.2 で初期リリース

• ISE 11.2 ソフトウェアをサポート
• Virtex-6 および Spartan-6 FPGA をサポート
• 非同期リセット入力を削除
• Virtex-5 FPGA のスピード オプションを削除

• CR442529 : 2 つの Viterbi Decoder が Virtex-5 デバイスにインスタンシエートされるとデザインにエラーが発生する
• パッキングで名前の競合がありマップで問題が発生する

• CR 580351 - CORE Generator 12.3 の GUI でトレースバックの長さを変更できない場合は、(ザイリンクス アンサー 38797) を参照してください。

• ISE 9.2i IP アップデート 2 で初期リリース

• ISE 9.2i ソフトウェアをサポート

• CR442529 : 2 つの Viterbi Decoder が Virtex-5 デバイスにインスタンシエートされるとデザインにエラーが発生する
  • パッキングで名前の競合がありマップで問題が発生する
• Virtex-5 でのベスト ステートでの BER パフォーマンス
  • ベスト ステートの選択が最適ではありませんでした。
• CR449260 : パケットのオプション
  • パケット開始信号での遅延が間違っていました。

• ソフト コーディングのデータ型を Viterbi データシートの表 1 に示されている ビットより拡張する方法は、(ザイリンクス アンサー 29940) を参照してください。
• シミュレーションで得られるレイテンシがデータシートのレイテンシの式から得られる値と一致しない理由は、(ザイリンクス アンサー 31263) を参照してください。
• コアのレイテンシの計算方法は、(ザイリンクス アンサー 31275) を参照してください。

• ISE 9.1i IP アップデート 3 で初期リリース

• 次のサポートを追加しました。
  • Spartan-3A DSP
  • ISE 9.1i

• CR 431791 : 制約の長さが 9 のとき、BER パフォーマンスが SNR (High) で最適にならず BER プロットにエラー フロアが表示される
• CR 435735 : シリアル モードで ND 信号が周期的ではない場合 Viterbi Decoder v6.0 が正しく動作しない

アンサー レコード リファレンス

サブアンサー レコード