You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
標準 NIC
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
オフロード NIC
プログラム可能な NIC
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 29570: LogiCORE CORDIC - Release Notes and Known Issues
AR# 29570
更新を電子メールで連絡
|
購読解除
LogiCORE CORDIC - リリース ノートおよび既知の問題
説明
ソリューション
説明
このアンサーには、CORE Generator の LogiCORE CORDIC コアのリリース ノートおよび既知の問題が含まれます。
コアの各バージョンについて、次の情報が掲載されています。
- 新機能
- 修正点
- 既知の問題
LogiCORE CORDIC ラウンジ には、次のサイトからアクセスできます。
http://japan.xilinx.com/products/ipcenter/CORDIC.htm
ソリューション
LogiCORE CORDIC の一般的な問題
- Virtex-6 低電力パーツのソフトウェア サポートがこのリリースで追加されましたが、この IP はまだサポートされていないため CORE Generator で生成できません。この問題を回避するには、同等の Virtex-6 LXT デバイスをターゲットにしてプロジェクトを設定し、プレース ホルダとなる IP を生成し、Virtex-6 低電力パーツのサポートが 11.3 で追加されたときに IP を生成できるようになります。
LogiCORE CORDIC v5.0
- ISE 13.3 で初期リリース
新機能
- ISE 13.3 ソフトウェア サポート
- Artix-7、Zynq、Virtex-7 低電力デバイスおよび Kintex-7 低電力デバイスのサポート
サポートされるデバイス
次のデバイス ファミリがこのリリースではサポートされています。
Zynq-7000*
Virtex-7
Virtex-7 XT (7vx485t)
Virtex-7 -2L
Virtex-6 XC CXT/LXT/SXT/HXT
Virtex-6 XQ LXT/SXT
Virtex-6 -1L XQ LXT/SXT
Virtex-6 -1L XC LXT/SXT
Kintex-7
Kintex-7 -2L
Artix-7*
Spartan-6 XC LX/LXT
Spartan-6 XA
Spartan-6 XQ LX/LXT
Spartan-6 -1L XQ LX
Spartan-6 -1L XC LX
* ISE Design Suite でこれらのデバイスを使用する場合は、ザイリンクス FAE までご連絡ください。
修正点
- なし
既知の問題
- なし
LogiCORE CORDIC v4.0
- ISE 11.1 で初期リリース
新機能
- ISE 11.1 ソフトウェア サポート
- Virtex-6、Virtex-5、Spartan-6 および Spartan-3A DSP サポートの追加
修正点
- 資料のアップデート
---
(ザイリンクス アンサー 19055)
LogiCORE CORDIC - X および Y 入力が小さくなった場合に (<0.3) 精度を向上する方法
---
(ザイリンクス アンサー 19069)
LogiCORE CORDIC v3.0 - arctan 関数の出力が間違っているように見える
---
(ザイリンクス アンサー 15137)
平方根ファンクションのデータ入力/出力に使用されるフォーマット
---
(ザイリンクス アンサー 32021)
変換関数の出力が間違っているように見える
- CR 325322、422307、449716、468906 平方根のビヘイビア シミュレーションが正しく動作しない
---
(ザイリンクス アンサー 23934)
平方根モードの CORDIC のビヘイビア シミュレーションで、ND 信号がアサートされてからデータが処理されるまでに 4 クロック サイクル必要な理由
---
(ザイリンクス アンサー 32072)
CORDIC 平方根モードのビヘイビア シミュレーションが入力値によっては機能しないことがある
既知の問題
-
(ザイリンクス アンサー 29861)
Verilog 構造モデルの出力がシミュレーション中に未定義となる
-
(ザイリンクス アンサー 24827)
X 入力が負の場合に ATAN 位相出力が不正になる
-
(ザイリンクス アンサー 19055)
X および Y 入力が小さくなった場合に (<0.3) 精度を向上する方法
LogiCORE CORDIC v3.0
ISE 6.3i IP アップデートで初期リリース
新機能
- Virtex-4 FPGA のサポートを追加
- 量子化エラーの文書を改善
修正点
- X=1 および Y=1 の場合の大まかな回転モジュール オーバーフローを修正
既知の問題
-
(ザイリンクス アンサー 20371)
ビット幅が 12 ビットより大きい場合に CORDIC のシミュレーション出力がアップデートされない
-
(ザイリンクス アンサー 23934)
平方根モードの CORDIC のビヘイビア シミュレーションで、ND 信号がアサートされてからデータが処理されるまでに 4 クロック サイクル必要な理由
-
(ザイリンクス アンサー 24827)
X 入力が負の場合に ATAN 位相出力が不正になる
-
(ザイリンクス アンサー 29055)
CORDIC コアは Virtex-5、Spartan-3A、または Spartan-3A DSP で使用可能か
-
(ザイリンクス アンサー 29861)
Verilog 構造モデルの出力がシミュレーション中に未定義となる
-
(ザイリンクス アンサー 32072)
CORDIC 平方根モードのビヘイビア シミュレーションが入力値によっては機能しないことがある
-
(ザイリンクス アンサー 19055)
X および Y 入力が小さくなった場合に (<0.3) 精度を向上する方法
-
(ザイリンクス アンサー 19069)
arctan 関数の出力が間違っているように見える
-
(ザイリンクス アンサー 15137)
平方根ファンクションのデータ入力/出力に使用されるフォーマット
-
(ザイリンクス アンサー 32021)
変換関数の出力が間違っているように見える
LogiCORE CORDIC v2.0
ISE 5.1 IP アップデート 2 で初期リリース
新機能
- 次のものを明示的に指定する機能も含め、コアのインプリメンテーションをより詳細に制御可能
--- 大まかな回転モジュールのインスタンシエーション
--- x、y、および phase_out 出力の生成
--- インプリメンテーションの反復回数
--- 内部精度
--- 出力レジスタのインスタンシエーション
--- パイプラインなし
--- ND 入力の有無
- 入力幅と出力幅を別々の値に設定可能
- data_x および data_y 出力のフォーマットを指定可能。データ出力に有効なフォーマットは、signed fractional、unsigned fractional、および unsigned integer です。データ フォーマット unsigned integer および unsigned fractional は、平方根関数のコンフィギュレーションでのみ指定可能です。
- パイプライン モード パラメータは、CORDIC エンジンでけでなく、大まかな回転モジュールおよび大きさのスケーリング モジュールを含むコア全体のパイプラインを制御するようになりました。
- スケーリングの実行にビルトイン乗算器を使用するよう指定可能
修正点
- なし
既知の問題
-
(ザイリンクス アンサー 16948)
データシート 8 ページの Arctan モードの例 5 で Pout に間違った結果が示されている
LogiCORE CORDIC v1.1
ISE 5.1i IP アップデート 1 で初期リリース
新機能
- なし
修正点
- CR154033: Pi ラジアン角度フォーマットを使用した場合の位相オフセットのエラーを修正
- 双曲線関数 (Sinh、Cosh、および Atanh) の収束を修正
- CR147034: NC-VHDL でコンパイルするビヘイビア モデルを変更
既知の問題
-
(ザイリンクス アンサー 16114)
Synopsis 社の VHDL Analyzer でコンパイルすると「Analysis Parsing vhdl-481」というエラー メッセージが表示される
-
(ザイリンクス アンサー 16161)
「ERROR:Place - Structured logic associated with an F6 configuration could not be placed...」というエラー メッセージが表示される
LogiCORE CORDIC v1.0
ISE 4.2i IP アップデート 2 で初期リリース
新機能
- なし
修正点
- なし
既知の問題
-
(ザイリンクス アンサー 15197)
CORDIC v1.0 データシートにあるエラーについて
-
(ザイリンクス アンサー 15198)
パイプラインのオプションで [パイプラインなし] または [最適] のいずれを選択してもレイテンシが同じになる
-
(ザイリンクス アンサー 15201)
Cordic v1.0 : CCM オプションが選択されているときに使用される乗算器の種類について
-
(ザイリンクス アンサー 14214)
CORDIC v1_0 のサインとコサインの関数にデータシートと反対の出力が含まれる
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 29570
日付
02/12/2013
ステータス
アクティブ
種類
一般
IP
CORDIC
People Also Viewed
フィードバック
閉じる