UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 2963

12.1 タイミング クロージャ - 制約/アドバンス解析の対象にならなかったパスを検索する方法 (解析が 100% に満たないパスなど)

説明

タイミング レポート (.twr) ファイルの「Constraints Covered」セクションで解析率が 87.1% しかありません。

解析されなかった 12.9% の接続を検索するにはどうすればよいでしょうか。

ソリューション

タイミング制約が適用されている接続がパーセンテージで表示されています。この数値は、パスへの適用率を示すのではなく、「接続」への適用率を示します。

デザイン内のパスをすべて対象にする制約を入力したとしても、この率は 100% 未満になることがあります。これは、STARTUP コンポーネントなど、タイミング解析には含まれない接続がいくつかあるためです。

たとえば、デュアル ポート RAM がインスタンシエートされ SPO が未使用のままになっている場合などがその一例です。RAM の SPO 部分の未使用信号はマップにより接続され、接続合計にこれらの接続が追加されます。しかし、セットアップ/ホールドまたは伝搬遅延はこれらのピンに関連付けられないため、制約の対象外となり、カウントされません。

ほかの信号と組み合わせずにほかのロジックを駆動するルックアップ テーブル (LUT) をスタティック ピンが駆動する場合もそうです。これは、論理値 1 または 0 から FORCE モードが使用されているキャリー チェーンの始めで発生します。また、キャリー ロジックの項が CLB に接続されているけれど、その CLB 内で未使用になっている場合、これらの接続もトレースされません。

制約適用の結果値は、制約が適用されているパスをパーセンテージで示したものではありません。デザイン内の接続合計のうち、制約が適用されている接続をパーセンテージで示したものです。このため、デザイン内の有効なパスすべてに制約が適用されていても、その結果値が 100% にならないことがあるのです。

これは混乱を招きかねないため、別のレポートが考慮されていますが、今のところ変更予定はありません。TSI (Time Spec Interaction) レポートのオプションがバージョン 3.1i およびそれ以降のバージョンで利用できるようになっています。

デザインのエレメントに TIG が含まれているのが、接続の制約適用率が 100% に満たない最も一般的な理由です。タイミング ツールでパスのトレース中に TIG を持つエレメントが処理されると、トレースがその時点で停止し、接続に制約が適用されずに残る可能性があります。一方で、パス TIG (FROM TO TIG) の接続はすべて制約が適用され、最終結果値に含まれます。

結果値が 100% に満たないのには、別の理由もあります。デザインの接続合計数に制約を適用することができないものが含まれているのがそれで、STARTUP コンポーネントの接続がその一例です。ほかの信号と組み合わせずにほかのロジックを駆動する LUT をスタティック値が駆動する場合もそうです。これは、FORCE (1 または 0) が使用されているキャリー チェーンの始めで発生します。キャリー ロジックの項が CLB に接続されているのにその CLB 内で未使用になっている場合も、これらの接続がトレースされません。(これらはあまり見られないケースですが、タイミング制約の対象にならないケースです。)

スピード ファイル、または稀ですが、コードに問題があって、結果値が 100% に満たないケースもあります。

デフォルト解析を PCF ファイルなしで実行すると、こうした稀なケースでも 100% の結果を得ることは可能です。これは、ネット解析が終了したときに、デザインの各接続のインスタンシエーションで各ドライバ/ロードのコンビネーションの遅延を解析するように設定されているからです。既存コードではこうしたケースでのパスの制約適用結果を求めることはできません。

接続への制約適用結果値が 100% に満たない一般的な理由は、デザインのエレメントに TIG が含まれていることです。エレメントの TIG が原因でパスのトレースが停止し、接続に制約が適用されずに残る可能性があります。

一方で、パスにある TIG の接続はすべて制約が適用され、最終結果値に含まれます。

次のコマンドは、design.pcf にあるタイミング制約を使用してdesign.ncd ファイルを解析した後、制約が適用されていないパスすべての遅延を含む output.twr というレポートを生成します。

trce -u design.ncd design.pcf -o output.twr

タイミング レポートに、デザイン内にある制約の付いていないパスをすべて含むデフォルト グループが追加されます (ただし、まったく考慮されない接続を除く)。

詳細は、『コマンド ライン ツール ユーザー ガイド』または (ザイリンクス アンサー 2435) を参照してください。

デフォルトで無効になっているパスがいくつかあり、適用率に影響する可能性があります。これらのパスは物理的制約ファイル (PCF) およびユーザー制約ファイル (UCF) で有効にすることができます。パス トレーシング制御が無効になっていると、解析されない接続がいくつか出てきます (tbuf_i_o disabled、reg_sr_q disabled など)。

パス トレーシング制御をセット/リセット パス (reg_sr_q) に対し有効にすると、制約のついていないパスがすべて確認できるようになります。PCF および UCF ファイルでこれ設定する方法は次のとおりです。

enable=reg_sr_q;
enable=reg_sr_clk;
disable=tbuf_i_o;

同期エレメントがセット/リセット ピンを駆動しているデザインには、Reg_SR_Q および Reg_SR_Clk のパス トレーシング制御を有効にすることを推奨します。ほかのパス トレーシング制御もデザインの制約適用範囲を 100 % に近づけるために有効にしたり、無効にしたりすることができます。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35670 14.x タイミング - タイミング レポートに制約が適用されていないパスをレポートする方法 N/A N/A
AR# 2963
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • Less