UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 29777

9.2.03i PACE/Floorplan Editor/Synplify- バス信号に応じてピンを割り当てることができない

説明

キーワード : pin, loc, constraint, Synplif, Synplify, 制約, ピン, 割り当て

ピンを次の順序で割り当てる場合、

d[7:0] --> d[7], d[6], d[5], d[4], d[3], d[2], d[1], d[0]
--> A3, A5, A6, A7, A8, A10, A11, A13

コードは次のようになります。

input [7:0] d/* synthesis LOC="A3, A5, A6, A7, A8, A10, A11, A13" */;

Synplify を合成ツールとして使用する場合、結果が予期するものと異なります。次のようになります。

d[5] --> A3,
d[1] --> A5,
d[0] --> A6,
d[3] --> A7,
d[2] --> A8,
d[4] --> A10,
d[7] --> A11,
d[6] --> A13

ソリューション

この問題は、XST を使用してデザインを合成すると回避できます。
AR# 29777
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加