AR# 30162

説明

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v5.0 を含むザイリンクス Sine-Cosine Look-Up Table (Sin Cos LUT) コアは、すべて DDS Compiler に置き換えられています。

LogiCORE DDS (Direct Digital Synthesizer) Compiler のリリース ノートと既知の問題のリストは、(Xilinx Answer 29976) を参照してください。

このアンサーでは、CORE Generator LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) コアのリリース ノートと既知の問題を示します。

コアの各バージョンについて、次の情報が掲載されています。

- 新機能

- 修正点

- 既知の問題

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) ラウンジ :

http://japan.xilinx.com/products/ipcenter/Sine_Cosine_Look_Up_Table.htm

ソリューション

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) の一般的な問題

- なし

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v5.0

ISE 6.3i IP アップデート 3 でリリース

新機能

- Virtex-4 FPGA のサポートを追加

修正点

- なし

既知の問題

- (Xilinx Answer 21518) データシートの式 3 で、対称の場合のダイナミック範囲が -2^(n-2) から +2^(n-2) -1 になっている

- (Xilinx Answer 30626) ISE Simulator または NC-Sim を使用した場合、CIC Compiler、DDS Compiler、または Sine Cosine LUT IP のビヘイビア シミュレーションと変換後のシミュレーションの結果が一致しない

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v4.2

ISE 5.1i IP アップデート 1 でリリース

新機能

- Spartan-3 のサポートを追加

- アーキテクチャを構築し直すことによりパフォーマンスを向上

- 対称出力オプションを追加。有効出力範囲が、-1.0 からほぼ +1.0 ではなく -1.0 から +1.0 になるよう、追加整数ビットが使用されます。

修正点

- なし

既知の問題

- (Xilinx Answer 12596) MAP で「ERROR:Pack:679 - Unable to obey design constraints.」というエラー メッセージが表示される

- (Xilinx Answer 30626) ISE Simulator または NC-Sim を使用した場合、CIC Compiler、DDS Compiler、または Sine Cosine LUT IP のビヘイビア シミュレーションと変換後のシミュレーションの結果が一致しない

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v4.1

ISE 4.2i IP アップデート 2 でリリース

新機能

- なし

修正点

- なし

既知の問題

- (Xilinx Answer 12596) MAP で「ERROR:Pack:679 - Unable to obey design constraints.」というエラー メッセージが表示される

- (Xilinx Answer 30626) ISE Simulator または NC-Sim を使用した場合、CIC Compiler、DDS Compiler、または Sine Cosine LUT IP のビヘイビア シミュレーションと変換後のシミュレーションの結果が一致しない

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v4.0

ISE 4.1i IP アップデート 1 でリリース

新機能

- Virtex-II Pro および Spartan-IIE のサポートを追加

修正点

- 時間および階層情報を含めることにより警告メッセージを向上

既知の問題

- (Xilinx Answer 12596) MAP で「ERROR:Pack:679 - Unable to obey design constraints.」というエラー メッセージが表示される

- (Xilinx Answer 30626) ISE Simulator または NC-Sim を使用した場合、CIC Compiler、DDS Compiler、または Sine Cosine LUT IP のビヘイビア シミュレーションと変換後のシミュレーションの結果が一致しない

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v3.0

ISE 3.3 IP アップデート 3 でリリース

新機能

- Virtex-II のサポートを追加

修正点

- なし

既知の問題

- (Xilinx Answer 12599) ブロック ROM を使用していると 4.1i CORE Generator Sine/Cosine Lookup Table v3.0 が生成されない

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v2.1

ISE 3.2 IP アップデート 2 でリリース

新機能

- なし

修正点

- なし

既知の問題

- (Xilinx Answer 7441) 「ERROR: Unable to find library for core Sine-Cosine_Look-Up_Table|Xilinx|xc4000_all」というエラー メッセージが表示される

- (Xilinx Answer 10463) D_IP2 をインストールした後、Sine-Cosine Look-UP Table を生成するために選択できない (XC4000 および Spartan ファミリ)

LogiCORE Sine-Cosine Look-Up Table (Sin Cos LUT) v2.0

ISE 3.1 IP アップデート 1 でリリース

新機能

- Spartan-II、Virtex、および Virtex-E をサポート

- 分散メモリおよびブロック メモリの両方で、テーブル値ストレージにユーザーが選択可能なオプションを追加

- Supports THETA input widths of 3 to 10 bits

- 4 ～ 32 ビットの Sine/Cosine 幅をサポート

- 最適なインプリメンテーションのため 1/4 波ストレージまたは全 360 度波ストレージを自動的に選択

- 可変パイプライン オプションにより全体的なクロック レートを向上

修正点

- なし

既知の問題

- (Xilinx Answer 7128) 2.1i CORE Generator ツリーに Sine Cosine LUT モジュールがない

- (Xilinx Answer 9218) sincos_v2_0.v をコンパイルすると「ERROR: End of source encountered before closing all `endif directives」というエラー メッセージが表示される