You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
多機能プリンター
スーパーハイビジョン テレビ
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
SmartNIC アクセラレータ
テレコム アクセラレータ
標準 NIC
戻る
イーサネット アダプター
8000 シリーズ イーサネット アダプター
X2 シリーズ イーサネット アダプタ
オフロード NIC
プログラム可能な NIC
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 3017: FPGA Configuration - Dynamic Re-ordering of Daisy-Chain configurations.
AR# 30173: LogiCORE IP DVB-S2 FEC Encoder - Release Notes and Known Issues
AR# 30173
更新を電子メールで連絡
|
購読解除
LogiCORE IP DVB-S2 FEC Encoder - リリース ノートおよび既知の問題
説明
ソリューション
説明
キーワード : ISE, Mobile, FEC, モバイル, 衛星
このアンサーでは、CORE Generator ソフトウェアと LogiCORE IP DVB-S2 FEC Encoder コアのリリース ノートと既知の問題を示します。
コアの各バージョンについて、次の情報が掲載されています。
- 新機能
- 修正点
- 既知の問題
LogiCORE DVB-S2 FEC Encoder ラウンジ には、次のサイトからアクセスできます。
http://japan.xilinx.com/products/ipcenter/DO-DI-DVBS2-FEC-ENC.htm
ソリューション
LogiCORE IP DVB-S2 FEC Encoder の一般的な問題
- VB-S2 Encoder コアの C モデルについては、
(Xilinx Answer 29688)
を参照してください。
LogiCORE IP DVB-S2 FEC Encoder v2.0
新機能
- ISE 11.4 ソフトウェア サポート
- Virtex-6 および Spartan-6 デバイス サポート
- フレーム サイズがかなり変更になった場合にスループットを高速に維持するために出力バッファ サイズを増加するオプションを追加
- フレーム サイズが変更されてもフレーム スループットを維持する方法をデモンストレーションするカスタマ テストベンチ
修正点
- なし
既知の問題
次はリリース時点でのこのコアの v2.0 の既知の問題です。
- CR534446 : 演算オペランドに U が含まれることを示す Verilog Unisim ビヘイビア モデルの警告メッセージが表示される
- これは演算操作が後で削除される未使用の入力で実行されるために発生し、コアの問題ではなく、ISE ソフトウェアの問題です。 これは ISE Design Suite 12.1 で修正される予定です。
- この問題は、Synopsys パッケージから警告をディスエーブルにすると回避できます。
LogiCORE IP DVB-S2 FEC Encoder v1.4
ISE で初期リリース
新機能
- ISE 10.1 ソフトウェア サポート
- バイト幅の MPEG データ入力が可能な入力形式オプション
-エンコードされた出力をシンボルとして提供する出力形式オプション
- 入力データができるだけ速く処理される入力バッファ オプションにより、コアを通る入力から出力までのサイクル数削減
修正点
- CR471366 : SCLR が CE を上書きする - その他の DSP コアと矛盾
- CR471364 : RFD が Low のときに RFFD が High になることがある
- CR471365 : RDY および FD_OUT が CTS ゲートを介してしまう - その他の DSP コアと矛盾
- CR452807 : ラッチの警告メッセージ「WARNING:Xst:737 - Found 1-bit latch for signal <flush>」
既知の問題
- CORE Generator の DVB S2 FEC Encoder のデータシートの矛盾しています。詳細は、
(Xilinx Answer 31252)
を参照してください。
LogiCORE IP DVB-S2 FEC Encoder v1.3
ISE で初期リリース
新機能
- Spartan-3A DSP のサポートを追加
- ート入力および出力にパイロット ビットとフレーム ビットを追加。これらのビットは、データがコアを通過する際に汎用の制御信号として使用できます。
修正点
- なし
既知の問題
- なし
LogiCORE IP DVB-S2 FEC Encoder v1.2
ISE 8.1i IP アップデート 1 で初期リリース
新機能
- なし
修正点
- CR 217360 : ショート フレーム BCH 多項式でのエラーを修正
- データシートのコアのパフォーマンスに Spartan-3 のデータを追加
知の問題
- なし
LogiCORE IP DVB-S2 FEC Encoder v1.1
ISE 7.1i I P アップデート 3 で初期リリース
新機能
- コアでのデータ フローを向上するため CTS の動作を変更
- データシートにタイミング図を追加
修正点
- なし
既知の問題
- 1/4 レート ショート フレームが不正になります。詳細は、
(Xilinx Answer 22099)
を参照してください。
LogiCORE IP DVB-S2 FEC Encoder v1.0
ISE 7.1 IP アップデート 1 で初期リリース
新機能
-Spartan-3、Spartan-3E、Virtex-II、Virtex-II Pro、および Virtex-4 をサポート
-DVB-s.2 の順方向誤り訂正 (ETSI EN 302 307 V1.1.1 と互換)
- 通常フレームおよびショート フレーム
- すべてのコード レート
- 入力および出力バッガ
- BCH 外部コード記述
- LDPC エンコーダおよびビット インターリーバ
修正点
- なし
既知の問題
- なし
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 30173
日付
11/29/2009
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる