UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3026

CPLD XC9500/XL/XV ファミリ - 内部プルアップ抵抗はいつ使用できるか

説明

IOB で内部プルアップがアクティブになるのはいつですか。またプログラムできるのはいつですか。

ソリューション

各 XC9500 ファミリ デバイスの IOB には、I/O ピンのそれぞれにプルアップ抵抗が付いており、デバイスが標準動作状態でないときにピンがフローティングしないようにします。

デバイス プログラム中およびシステム パワーアップ中に抵抗はアクティブになります。 また、この抵抗は消去されたデバイスに対してもアクティブになります。 新しいデバイス、プログラムされているデバイス、消去されたデバイスがこの対象となります。

これ以外のときは、FIT プロパティ ボックスで特定の終端をプルアップとしてユーザーが指定しない限り抵抗は非アクティブですが、すべての入力および双方向ピンに対してイネーブルになります。

また、弱いバスホールド回路については、CPLD I/O User Guide の「Half Latch」のセクションを参照してください。

その他の一般的な CPLD に関する質問については、CPLD FAQ (ザイリンクス アンサー 24167) を参照してください。

AR# 3026
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • 9500
  • 9500XL IQ
  • 9500XL XA
  • More