UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 30537

10.1 Timing Analysis/Virtex-5 - Virtex-5 DSP48E で MREG をイネーブルにしていないときに、TRCE または Timing Analyzer で最大周波数であることを示した警告メッセージが表示されない

説明

キーワード : ISE, TRCE, Timing, Analyzer, MREG, Mult, DSP48E, 400 MHz, 275 MHz, タイミング, イネーブル, 警告

Virtex-5 DSP48E で MREG をイネーブルにしていないときに、TRCE または Timing Analyzer で最大周波数であることを示した警告メッセージが表示されない理由を教えてください。

Virtex-5 DSP48E デザインで MREG が 0 に設定されていると、タイミングは満たされているのにハードウェアで正しく動作しないのはなぜですか。

ソリューション

この問題は、MREG が 0 に設定されているときにタイミング解析で正しく識別されないために発生します。この結果、デザインの最大周期に到達するまで警告メッセージが表示されません。 -1 デバイスでは、本来は 275MHz が予期されるところで 450MHz まで報告されません。

この問題は、10.1 サービス パック 1 で修正されています。

(Xilinx Answer 30538) も参照してください。
AR# 30537
日付 12/15/2012
ステータス アクティブ
種類 一般