AR# 30915

Virtex-5 GTP RocketIO - キャリブレーション抵抗とインスタンシエートされたタイル間にある未使用タイルに推奨される MGTAVCC 電源

説明

Virtex-5 LXT および SXT FPGA の GTP トランシーバーでは、列にあるすべてのトランシーバーの終端抵抗を正確に判断するためのキャリブレーション回路が使用されています。この回路は、各デバイスのバンク 112 にあり、MGTTREF_112 に接続する基準抵抗器を 1 つ使用します。この回路に正しく電源投入し、キャリブレーション情報をインスタンシエートされた GTP_DUAL タイルに伝搬するには、電力ガイドラインに従う必要があります。

ソリューション


バンク 112

列全体でキャリブレーション回路はこのタイルに接続されており、MGTAVTTRXC に加え、MGTAVTTTX、MGTAVCCPLL、および MGTAVCC から電源が供給されています。これらの電源は、Virtex-5 FPGA データシート (DS202) の表 25 に従って電力を供給する必要があります。フィルターする必要があるのは MGTAVTTTX のみです。

http://japan.xilinx.com/support/documentation/data_sheets/ds202.pdf


バンク 112 とデザインにインスタンシエートされているタイル間にある未使用タイル

バンク 112 とデザインにインスタンシエートされている GTP_DUAL の間にある未使用タイルには、MGTAVCC から電源を供給する必要があります。たとえば、FF665 パッケージの Virtex-5 LX50T の場合、GTP_DUAL_X0Y3 はバンク 112 で、キャリブレーション回路を含んでいます。デザインで GTP_DUAL_X0Y1 タイルのみを使用している場合でも、GTP_DUAL_X0Y2 には MGTAVCC から電源を供給する必要があります。これらの中間タイルには、MGTAVCC にフィルタリングは必要ありません。

GTP タイルの相対位置
GTP タイルの相対位置


GTP ロケーションは、デバイスの下辺から開始し、X0Y0 から順に X0Yn へと上にカウントされます。 ロケーションは特定のバンクに対応しています。詳細は『Virtex-5 FPGA RocketIO GTP トランシーバー ユーザー ガイド』の「Package Placement Information」を参照してください。

http://japan.xilinx.com/support/documentation/user_guides/ug196.pdf
AR# 30915
日付 10/10/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP