UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 31110

ChipScope Pro - VIO/ILA/ATC2 ChipScope コアをインスタンシエートすると「ERROR:NgdBuild:76」というエラー メッセージが表示される

説明


デザインに VIO/ILA/ATC2 ChipScope コアをインスタンシエートすると、NGDBuild で次のようなエラー メッセージが表示されます。

"ERROR:NgdBuild:76 - File "<file_path>/vio.ngc" cannot be merged into block "vio" (TYPE="vio") because one or morepins on the block, including pin "sync_out", were not found in the file."

この問題の回避策を教えてください。

ソリューション


ChipScope コアの信号のビット幅をベクターとして宣言する必要があります。たとえば、信号 sync_out を「wire [0:0] sync_out」と宣言します。VIO コアのインスタンシエーション テンプレートでも、このフォーマットを使用する必要があります。CORE Generator で生成される vio.v ファイルではこれがモジュール宣言に含まれます。このフォーマットを使用すれば、このエラーを回避できるはずです。信号を単に std_logic または wire として宣言すると、変換の段階で「ERROR:NgdBuild:76」というエラー メッセージが表示されます。これは、コア インスタンシエーションがネットリストと一致しないからです。

たとえば、1 ビット ポートである sync_out は次のように宣言します。

input [0:0] sync_out

または

sync_out : in std_logic_vector(0 downto 0);
AR# 31110
日付 01/02/2013
ステータス アクティブ
種類 一般
ツール
  • ChipScope Pro
このページをブックマークに追加