AR# 31144

|

LogiCORE FIFO Generator v4.x - FIFO v4.x コアと v3.x 以前のコアの違い

説明

キーワード : CORE, IP, fifogen, clocks, memory, block RAM, BRAM, RAMB16, asynchronous, asynch, クロック, メモリ, ブロック RAM, 非同期

FIFO Generator v4.x (v4.3 など) コアは、一部のリソース使用率およびリセット動作が v3.x 以前のコアとは異なります。

ソリューション

リソース使用率の違い




メモ :
1. LUT の数は FIFO Generator v4.x 以下になります。
2. 追加のレジスタは、次からのものです。
a. ファンアウトを削減するため内部コアの Full フラグのコピーを追加
b. ファンアウトを削減するため内部コアの Empty フラグのコピーを追加
c. ライトおよびリード リセット同期ロジックへの変更 (非同期リセットのみ)。
これにより、v3.3 で発生していたリセット信号がディアサートされた後に Full フラグと Empty フラグが同時にアサートされてしまう問題が修正されています (CR438695)。


リセット動作の違い

1. Full フラグのリセット値を 1 に設定した場合の非同期リセットの動作が変更されています。



2. FIFO Generator v4.2 では、Full フラグのリセット値を 0 に設定した場合の非同期リセットが追加されています。このコンフィギュレーションでは 4 クロック サイクルのリセット パルスが必要であり、リセットがディアサートされるとすぐに FIFO が動作可能になります。
AR# 31144
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed