UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3122

CPLD XC9500/XL/XV、CoolRunner-II/XPLA3 - GSR、BUFG、 OE バッファについて

説明

キーワード : BUFGSR, global, dedicated, routing, グローバル, 専用, 配線

重要度 : 標準

概要 :
グローバル セット/リセット (GSR)、グローバル クロック (GCK)、グローバル トライステート (GTS) はどのように動作しますか。 これらは、専用の配線を使用しますか。 デザインのフリップフロップすべてにグローバルに接続されますか。 どのように接続すればいいのですか。 グローバル配線の使用を強制する方法はありますか。

ソリューション

GSR は、すべてのレジスタに接続する必要があります。 これは、STARTUP ブロックを使用して GSR 信号に接続することで、デバイスのフリップフロップすべてをグローバルにセット/リセットする FPGA の方法と異なります。

GSR は、コンポーネント (グローバル セット/リセットは BUFGSR、グローバル クロックは BUFG、グローバル トライステートは BUFGTS) を直接インスタンシエートするか、UCF 制約を使用するとデバイスに追加できます。 詳細については (Xilinx Answer 10453) を参照してください。

GSR では、GSR ピンとレジスタ間にインバータ以外のロジックがないと、専用の配線が使用されます。 これで、ISE で専用配線の使用が設定できるようになります。 GSR は、レジスタのセットまたはリセット ポートのいずれかに接続できます。

グローバル配線の使用は、CPLD フィッタ レポートの次のセクションで確認できます。

"Signal 'clk' mapped onto global clock net GCK1.

Global output enable net(s) unused.
Global set/reset net(s) unused."

グローバル クロックとトライステート バッファも同様に設定します。

よくある CPLD に関する質問は、次の Web サイトを参照してください。
http://www.xilinx.co.jp/xlnx/xil_tt_faq.jsp?iLanguageID=2&sProduct=Xilinx+CPLDs
AR# 3122
作成日 11/25/1997
最終更新日 11/29/2005
ステータス アクティブ
タイプ 一般