UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 31284

Endpoint Block Plus Wrapper v1.9 for PCI Express - MSI 制御レジスタの Per Vector Masking ビットが不正に 1'b1 に設定される

説明

既知の問題 : v1.9、v1.8、v1.7、v1.6、v1.5、v1.4、v1.3、v1.2、v1.1

 MSI 制御レジスタの Per Vector Masking (ベクタごとのマスク) ビットが不正に 1'b1 に設定されています。

ソリューション

MSI 制御レジスタは、エンドポイントのコンフィギュレーション空間内の 048H にある MSI 機能構造内にあります。MSI 制御レジスタのビット 8 は Per Vector Masking ビットで、常に 1'b1 に設定されます。ビットごとのマスクは、PCI v3.0 仕様のセクション 6.8.3.5 で定義されているように、MSI のオプションの機能であるため、Block Plus コアではサポートされていません。

ファブリックではこのビットにはアクセスできないため、修正予定はありません。

現在のところ、このビットが設定されていることが原因でシステム相互運用性の問題は発生していません。

改訂履歴
2009 年 3 月 5 日 - ベクタごとのマスクがサポートされない機能ではなく、オプションの機能であることを示すようアップデート
2008 年 7 月 9 日 - 初期リリース

AR# 31284
日付 08/28/2013
ステータス アクティブ
種類 一般
IP
  • Virtex-5 Integrated Endpoint Block
このページをブックマークに追加