UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 31843

Endpoint Block Plus Wrapper v1.9 for PCI Express - 電力制御が D0 -> D3hot -> D0 のように遷移すると転送が停止する

説明

既知の問題 : v1.9、v1.8、v1.7.1、v1.6.1、v1.5.2

システムで電力制御レジスタへのコンフィギュレーション書き込みが発行され、エンドポイントが D0 から D3hot に遷移し、その後 D0 に戻ると、エンドポイントの送信パスが動作しなくなることがあります。電力制御の遷移の後、TLP がブロックに送信されなくなり、ラッパで停止する場合があります。

ソリューション

この問題は、62.5MHz ユーザー インターフェイス クロックを使用した x1 インターフェイスとして生成された Block Plus コアにのみ影響します。x4 および x8 コアと 125MHz または 250MHz インターフェイスを使用した x1 コアでは、この問題は発生しません。

これは、D3hot から D0 への遷移により内部ソフト リセットが発生し、ブロックの既知の制限 (データ クレジットがないために TX 送信の問題が発生する) を回避するためのロジックがリセットされるために発生します。この問題の詳細は、『Virtex-5 FPGA Integrated Endpoint Block for PCI Express Designs User Guide』 (UG197) を参照してください。

http://japan.xilinx.com/support/documentation/user_guides/ug197.pdf

このロジックはブロックからのデータ クレジット読み出しを監視し、十分なクレジットが存在する場合にのみ TLP を送信することにより、この問題を回避します。電力管理の D3hot から D0 への遷移でこのロジックがリセットされ、後続のパケットが停止します。

通常このような電力制御の遷移は、デバイス ドライバがディスエーブルにされ、再びイネーブルにされた場合に発生します。

この問題を回避するには、システム リセットをアサートします。

この問題は v1.9 Rev 3 パッチで修正されています。このパッチは、(ザイリンクス アンサー 31572) から入手できます。

改定履歴

2009 年 2 月 25 日 - パッチが入手可能であることを追加
2009 年 2 月 12 日 - x1 に関する情報を追加
2008 年 10 月 24 日 - 初期リリース
AR# 31843
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
  • Endpoint Block Plus Wrapper for PCI Express
このページをブックマークに追加