UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32001

Sim Libraries - 「ERROR:HDLCompiler:841 - "%.vhd" Line %d. Expecting type std_logic_vector for <we>.」というエラー メッセージが表示される

説明

キーワード : Unimacro, HDLcompiler, 841, std_logic_vector, std_logic

HDL でインスタンシエートした BRAM Unimacro を使用して合成を実行すると、次のエラー メッセージが表示されるのはなぜですか。

"ERROR:HDLCompiler:841 - "%.vhd" Line #. Expecting type std_logic_vector for <we>."

ソリューション

WE が 1 ビット ワイドの場合、UNIMACRO の WE ポートが std_logic_vector と定義されているので WE は std_logic_vector (0 downto 0) および not std_logic として定義しておく必要があります。
AR# 32001
作成日 12/17/2008
最終更新日 12/17/2008
ステータス アクティブ
タイプ 一般