UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 32010: Virtex-5 System Monitor - Enabling calibration bits?

AR# 32010

Virtex-5 System Monitor - Enabling calibration bits?

説明

Can Power supply sensor offset correction be enabled with the Power supply sensor gain calibration disabled?

ソリューション

『System Monitor ユーザー ガイド』 (UG192) の表 9 にキャリブレーションの設定方法についての説明があります。電源ゲイン キャリブレーションがイネーブルの場合は、電源オフセット調整キャリブレーションが強制的に内部でイネーブルになります。これは、ゲイン キャリブレーションがオフセット調整キャリブレーションなしには動作しないためで、3:2 ビットを 10 にしても 11 にしても同じになります。


AR# 32010
日付 12/15/2012
ステータス アクティブ
種類 一般