UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32012

11.x ISE - Project Navigator でデザイン階層を構築する際に translate_off および translate_on が無視される

説明

プロジェクトのソース ファイルに、合成には使用せずシミュレーションのみで使用する HDL コンストラクトに対して Synopsys コンストラクト translate_off および translate_on が含まれています。

Project Navigator では、translate_off および translate_on がないかのように階層が構築されます。

ソリューション

ISE 10.1.03 では、Project Navigator で VHDL ソース タイプに対しては Synopsys コンストラクト translate_off および translate_on が解析されて階層が判断されますが、Verilog パーサーではこれらのコンストラクトはサポートされていません。

Project Navigator から使用可能な XST およびその他の合成ツールでは Synopsys コンストラクト translate_off および translate_on が正しく認識されます。

この問題は、ISE Design Suite 12.1 リリースで修正されています。

AR# 32012
日付 02/25/2011
ステータス アーカイブ
種類 既知の問題
このページをブックマークに追加