UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32036

Virtex-6 FPGA System Monitor - When will CORE Generator support System Monitor for Virtex-6 FPGA?

説明

Support for the Virtex-6 FPGA System Monitor will be added in the 12.1 timeframe.

Can a customer use the Virtex-5 FPGA core?

ソリューション

現在のところ、 CORE Generator では Virtex-6 FPGA 用の System Monitor コアはサポートされていませんが、System Monitor ブロックはサポートされています。
このため、Virtex-6 FPGA デザインに Virtex-5 FPGA System Monitor コアを使用できます。

Virtex-5 FPGA System Monitor コアを作成するには、CORE Generator をスタンドアロンで開きます。
[スタート] → [プログラム] → [Xilinx ISE Design Suite] → [ISE] → [Accessories] → [CoreGen] をクリックします。
新規の CORE Generator プロジェクトを作成し、Virtex-5 FPGA パーツのいずれかを選択します。
[All IP Versions] チェック ボックスがオンになっていることを確認します。
FPGA の機能およびデザインを拡張します。
System Monitor Wizard を選択し、必要に応じてカスタマイズします。
Virtex-6 FPGA デザインに System Monitor をインスタンシエートするために使用可能な HDL (.vhd、 .v) が CORE Generator で生成されます。
System Monitor Wizard の既知の問題については、 アンサー 24512 を参照してください。

AR# 32036
作成日 07/28/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般