UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
ザイリンクス ソリューションで高速化された演算処理アプリケーションの詳細
ザイリンクスの最新ツールをダウンロード
Documentation Navigator 今すぐダウンロード
コミュニティ フォーラムで 問題解決をサポート
多様な可能性のプラットフォーム XDF (ザイリンクス開発者フォーラム) にご参加ください
ユーザー名またはパスワードお忘れですか?
新規ユーザーの方は、アカウントを作成してください。
サインインすることで、ザイリンクスの利用規約および個人情報方針に同意したことになります。
同期リセット入力の SCLR はクロック イネーブル CE に依存しますか。
同期リセット (SCLR) は、クロック イネーブル信号が選択された場合に Ｈｉｇｈ にアサートになる場合にだけ、正しく動作します。
LogiCORE Viterbi Decoder のリリース ノートおよび既知の問題のリストは、(Xilinx Answer 29448) を参照してください。