UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
個人情報方針に重要な変更を加えました。
ザイリンクスのアクセラレーテッド クラウド サービス パートナーの詳細
ザイリンクス テクノロジで実現した製品紹介
Documentation Navigator 今すぐダウンロード
コミュニティ フォーラム 今すぐ登録 !
今すぐ Xilinx Go Mobile App をダウンロード !
ユーザー名またはパスワードをお忘れですか。
ザイリンクス アカウントをお持ちですか。アカウントを作成してください。
サインインすることで、ザイリンクスの利用規約および個人情報方針に同意したことになります。
同期リセット入力の SCLR はクロック イネーブル CE に依存しますか。
同期リセット (SCLR) は、クロック イネーブル信号が選択された場合に Ｈｉｇｈ にアサートになる場合にだけ、正しく動作します。
LogiCORE Viterbi Decoder のリリース ノートおよび既知の問題のリストは、(Xilinx Answer 29448) を参照してください。
このウェブサイトを使用することで、cookie の使用を承諾したことになります。 詳細