UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32091

Endpoint Block Plus Wrapper v1.11 for PCI Express - 長さが 64 バイト以上の完了がダウンストリーム ポート モデルでドロップされる

説明

既知の問題 : v1.11、v1.10.1、v1.10、v1.9、v1.8、v1.7、v1.6、v1.7、v1.6、v1.5、v1.4、v1.3、v1.2、v1.1

ダウンストリーム ポート (DSPORT) モデルを使用した x4 または x8 のコア シミュレーションで、DSPORT に返された長さが 64 バイト以上の完了 (Byte Count フィールドで) DSPORT の TRN_RD ポートに到達しません。

ソリューション

これは、ダウンストリーム ポート シミュレーション モデルの既知の問題です。この問題は、エンドポイント コアの機能には影響しません。

この問題を回避するには、DSPORT シミュレーション モデルを修正する必要があります。修正が必要なのは、Verilog シミュレーションの場合は pci_exp_4_lane_64b_dsport.v、VHDL シミュレーションの場合は pci_exp_4_lane_64b_dsport.vhd という名前のシミュレーション モデル ファイルです。

Verilog の場合は、行 155205 の冒頭を次のように変更します (元の行は下にコメント行として表示)。

LUT4_L com_tlm_u_tlm_rx_data_snk_malformed_checks_msgcode_hotplug12_0_0_0 (
.I0(N_56103_i),
.I1(com_tlm_u_tlm_rx_data_snk_malformed_checks_N_56244_i),
.I2(N_57268),
// .I3(com_tlm_u_tlm_rx_data_snk_malformed_checks_msgcode_hotplug12_0_0_0_0_5222),
.I3(1'b0),
.LO(com_tlm_u_tlm_rx_data_snk_malformed_checks_N_10641_i)
);

VHDL の場合は、行 191038 の冒頭を次のように変更します (元の行は下にコメント行として表示)。

com_tlm_u_tlm_rx_data_snk_next_cur_drop_2 : LUT4
generic map(
INIT => X"0100"
)
port map (
-- I0 => com_tlm_u_tlm_rx_data_snk_cur_hp_msg_detect,
I0 => '0',
I1 => com_tlm_u_tlm_rx_data_snk_cur_pm_msg_detect,
I2 => com_tlm_u_tlm_rx_data_snk_tlp_uc,
I3 => com_tlm_u_tlm_rx_data_snk_un1_eof_q_2_1_5106,
O => com_tlm_u_tlm_rx_data_snk_N_10772
);

R改訂履歴

06/24/2009 - ISE 11.2 およびコア v1.11 でのアップデート
04/13/2009- ISE 11.1 およびコア v1.10 でのアップデート
02/03/2009 - 初期リリース
AR# 32091
作成日 02/03/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
IP
  • Endpoint Block Plus Wrapper for PCI Express