UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32097

MIG v2.3、Update Design/Verify Design - 「ERROR: The same pin was allocated to more than one signal.」というエラー メッセージが表示される

説明

mig.prj と UCF を MIG 内の Update Design または Verify Design 機能を使用してアップロードすると、次のようなエラー メッセージが表示されます。

 

ERROR: The same pin was allocated to more than one signal. Check the following:  
Pin: Signal: ddr2_dm[1] 
Pin: Signal: ddr2_dm[3]

ソリューション

MIG の Update Design および Verify Design 機能では、MIG で生成された UCF の UCF 構文のみがサポートされます。 

異なる構文を使用すると、エラー メッセージが表示されます。 

 

たとえば、MIG ではピンの LOC 制約に次の構文が使用されます。

NET "ddr2_dq[0]" LOC = "K24" ;  

 

次の構文を使用すると、Verify/Update Design で上記のようなエラー メッセージが表示されます。

NET "ddr2_dq[0]" LOC = K24; 

 

このエラーを回避するには、アップロードされた UCF で MIG で生成された UCF 構文が使用されてることを確認してください。 

MIG 3.0 では、より多くの UCF 構文がサポートされる予定です。

AR# 32097
作成日 02/05/2009
最終更新日 08/15/2014
ステータス アクティブ
タイプ 一般
IP
  • Memory Interface Generator (MIG)