UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32108

11.1 リリース ノート - Timing Analyzer/TRCE - 解析対象が何もない制約にコンポーネント スイッチ制限エラーが報告される

説明

キーワード : Pin Limits, ピン制限

解析対象が何もない制約にコンポーネント スイッチ制限エラーが報告されます。

================================================================================
Timing constraint: TS_MY_CLK = PERIOD TIMEGRP "TNM_MY_CLK" 5 ns HIGH
50% INPUT_JITTER 0.1 ns;

0 paths analyzed, 0 endpoints analyzed, 0 failing endpoints
5 timing errors detected. (0 setup errors, 0 hold errors, 5 component switching limit errors)
--------------------------------------------------------------------------------

ソリューション

DCM、PLL などのクロックを修正するブロックに適用される制約がいくつかあり、新しい、変更された、そして関連した制約が作成されます。これらの制約は、ソース制約の適用範囲にあったパスすべてに設定されます。そのため、ソース制約は解析対象が何もなく場合でも表示されます。

ソース制約は、IBUFG コンポーネントおよびクロック パスの上方にあるほかのソース コンポーネントに適用されている制約のみです。つまり、コンポーネント スイッチ制限エラーは、ソース制約で直接制約されているパスがなくても、ソース制約がレポートする必要のある BUFGMUX に発生する可能性があります。
AR# 32108
作成日 04/07/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般