UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32109

12.2 タイミング解析/trce - 入力を仕様範囲内で使用しているのに入力 PERIOD 制約でコンポーネント スイッチ制限エラーが発生する

説明


PERIOD 制約を解析すると、コンポーネント スイッチ制限エラーが発生します。仕様範囲内のはずです。

エラーが発生するのはなぜですか。

ソリューション

コンポーネント スイッチ制限は、デザインに TEMPERATURE または VOLTAGE 制約が適用されている場合、データシートで定義される制限と異なります。UCF で VOLTAGE 制約を変更すると、コンポーネント スイッチ制限MAX/MIN 周波数が変化する場合があります。

TEMPERATURE および VOLTAGE 制約でコンポーネント スイッチ制約が変化するべきではありません。これはバグであり、ツールの次のメジャー リリースで修正される予定です。

表示されているコンポーネント スイッチ制限を理解することが重要です。次の解析では、コンポーネントのソース制約に違反があることが示されています。違反が発生している場所を特定するには、「Location pin: DCM_ADV_X0Y1.CLKIN」を見てください。次の例では、問題は IBUFG またはクロック パス上のその他のコンポーネントではなく、DCM_ADV に関連しています。

================================================================================
Timing constraint: NET "Clk" PERIOD = 1 ns HIGH 50%;
0 paths analyzed, 0 endpoints analyzed, 0 failing endpoints
7 timing errors detected. (7 component switching limit errors)
Minimum period is 6.666ns.
--------------------------------------------------------------------------------
Component Switching Limit Checks: NET "Clk" PERIOD = 1 ns HIGH 50%;
--------------------------------------------------------------------------------
Slack: -5.666ns (period - min period limit)
Period: 1.000ns
Min period limit: 6.666ns (150.015MHz) (Tdcmpc)
Physical resource: dll0/CLKIN
Logical resource: dll0/CLKIN
Location pin: DCM_ADV_X0Y1.CLKIN
Clock network: Clk
--------------------------------------------------------------------------------
Slack: -5.666ns (period - min period limit)
Period: 1.000ns
Min period limit: 6.666ns (150.015MHz) (Tdcmpco)
Physical resource: dll0/CLK0
Logical resource: dll0/CLK0
Location pin: DCM_ADV_X0Y1.CLK0
Clock network: Clk0A
--------------------------------------------------------------------------------
Slack: -5.666ns (period - min period limit)
Period: 1.000ns
Min period limit: 6.666ns (150.015MHz) (Tdcmpc)
Physical resource: dll1/CLKIN
Logical resource: dll1/CLKIN
Location pin: DCM_ADV_X0Y0.CLKIN
Clock network: Clk
--------------------------------------------------------------------------------

AR# 32109
作成日 04/07/2009
最終更新日 08/26/2010
ステータス アクティブ
タイプ 既知の問題
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • Less