UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32110

11.1 リリース ノート - Timing Analysis/trce - PERIOD 制限よりも大きなパルス制限などのコンポーネント スイッチ制限が見られる理由

説明

キーワード : TRCE, TWX, TRACE, pin limit, ピン制限

PERIOD 制限よりも大きなパルス制限などのコンポーネント スイッチ制限が見られるのはなぜですか。

TRCE (TWR) の出力では次のようになっています。
MINPERIOD 2.222ns
MINLOWPULSE 2ns
MINHIGHPULSE 2.5ns

この周期は 2.222 ns に宣言されていますが、パルス制限から言えば、最高速のクロックは実際には 2 ns (MINLOWPULSE) + 2.5 ns (MINHIGHPULSE) = 4.5 ns のはずで、2.222 ns ではありません。

ソリューション

タイミング ツールで周期およびパルス制限のチェックが実行されるとき、同じまたは異なるコンポーネントに対し、チェックが行われることがあります。制限要件がほぼすべて確認されると、結果がレポートされます。

最小周期制限が最小 High パルス制限よりも小さいのは、直感的ではありません。しかし、クロック パスのある箇所や、クロックが駆動しているコンポーネントの 1 つで、最小周期が 2.222 ns に制限されています。また、最小 High パルスが 2.5 ns でなければならない箇所がこのパスにあります。

コンポーネント スイッチ制限のすべてが満たされる必要があり、最も厳しい制限 (または制限の組み合わせ) はハードウェア制限です。

AR# 32110
作成日 04/07/2009
最終更新日 04/10/2009
ステータス アクティブ
タイプ 一般