UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32122

Serial RapidIO v5.1 - Re-Transmit Suppression Support ビットが間違って 1'b0 になる

説明

ユーザー ガイドには、PHY CAR レジスタの Re-Transmit Suppression Support ビット (PHY オフセット 0x10、ビット 25) のリセット値が 1'b1 であると記載されていますが、レジスター ビットが読み出されると、値は 1'b0 になってしまいます。

ソリューション


Serial RapidIO コアでは、Re-Transmit Suppression 機能はサポートされていますが、このビットはコアの PHY Processing Element Features Capability Register に間違って設定されています。この問題は、シミュレーションとハードウェア インプリメンテーションの両方に影響します。このビットは読み出し専用なので、Maintenance Write を使って設定することができません。

Re-Transmit Suppression Mask ビットも CORE Generator で選択された値にリセットされません (すべて 0 にリセットされます)。このマスク ビットは読み出し/書き込みなので、Maintenance Write を使って目的の値に上書きできます。

この問題は、今後の コアのリリースで修正される予定です。



改訂履歴

2009 年 2 月 12 日 - 初期リリース
AR# 32122
作成日 02/12/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般