説明

• 新機能
• 修正点
• 既知の問題

ソリューション

• (ザイリンクス アンサー 34068) Xilinx Color Filter Array Interpolation で使用されるアルゴリズム
• (ザイリンクス アンサー 36149) 透過モードまたは定数モードを使用する場合に v_blank がアサートされたときに h_blank をアサートする必要があるか
• (ザイリンクス アンサー 34828) EDK で Video IP pCore をシミュレーションする方法

• ISE 14.3 および Vivado 2012.3 ツールでリリース

• すべての 7 シリーズ
• すべての Virtex-6
• すべての Spartan-6

• すべての 7 シリーズ

• AXI4-Lite 接続のレジスタで発生していたクロック ドメインの問題を修正

• (ザイリンクス アンサー 51589) EDK でオプションの AXI4-Lite インターフェイスを選択しないと、ビデオ IP が機能しなくなる (TLAST 出力が生成される)
• (ザイリンクス アンサー 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

• (ザイリンクス アンサー 50909) 2012.2 Vivado シミュレータ - ビヘイビアー シミュレーション フローを使用して Vivado シミュレータで IP をシミュレーションしようとするとエラーまたは不一致が発生する
• (ザイリンクス アンサー 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

• (ザイリンクス アンサー 52215) コアでタイミングが満たされず、クリティカル警告が表示される

• (ザイリンクス アンサー 52215) コアがクリティカル警告でタイミング エラーになる

• ISE 14.2 および Vivado 2012.2 ツールでリリース

• すべての 7 シリーズ
• すべての Virtex-6
• すべての Spartan-6

• すべての 7 シリーズ

• AXI4-Lite および AXI4-Stream 間での個別クロック ドメイン

• なし

• (ザイリンクス アンサー 51589) EDK でオプションの AXI4-Lite インターフェイスを選択しないと、ビデオ IP が機能しなくなる (TLAST 出力が生成される)
• (ザイリンクス アンサー 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

• (ザイリンクス アンサー 50909) 2012.2 Vivado シミュレータ - ビヘイビアー シミュレーション フローを使用して Vivado シミュレータで IP をシミュレーションしようとするとエラーまたは不一致が発生する
• (ザイリンクス アンサー 51483) ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする

• ISE 14.1 および Vivado 2012.1 ツールでリリース

• Virtex-7
• Kintex-7
• Artix-7
• Zynq-7000
• Virtex-6
• Spartan-6

• Virtex-7
• Kintex-7
• Artix-7
• Zynq-7000

• ISE 14.1 デザイン ツールをサポート
• AXI4-Stream データ インターフェイス
• AXI4-Lite 制御インターフェイス (オプション)
• ビルトインされたバイパスおよびテストパターン ジェネレーター モード (オプション)
• ビルトインされたスループット モニター (オプション)
• 128x128 から、最高 7680x7680 までの空間解能をサポート
• すべてのサポート デバイス ファミリで 1080P60 をサポート
• サポートされているハイ パフォーマンス デバイスで 24Hz の 4kx2k をサポート

• なし

• (ザイリンクス アンサー 47455)画像サイズが 128x128 ピクセル未満の場合 CFA でエラーが発生する

• ISE Design Suite 13.3 でリリース

• Virtex-7
• Virtex-7 XT (7vx485t)
• Virtex-7 -2L
• Kintex-7
• Kintex-7 -2L
• Virtex-6 XC CXT/LXT/SXT/HXT
• Virtex-6 XQ LXT/SXT
• Virtex-6 -1L XC LXT/SXT
• Virtex-6 -1L XQ LXT/SXT
• Spartan-6 XC LX/LXT
• Spartan-6 XA LX/LXT
• Spartan-6 XQ LX/LXT
• Spartan-6 -1L XC LX
• Spartan-6 -1L XQ LX

• ISE 13.3 デザイン ツールをサポート
• Virtex-7 および Kintex-7 をサポート
• EDK Pcore インターフェイスで AXI4-Lite バス インターフェイスをサポート

• (ザイリンクス アンサー 41725) ネットリストおよび C モデルに 12 ビット データ パッチを選択すると出力が間違っている

• (ザイリンクス アンサー 41589) CFA は元のベイヤー パターン入力データに影響するか
• (ザイリンクス アンサー 54069)XPS で EDK pCore を使用する際に列または行の最大数が 1024 を超えると、CFA が生成エラーになる

• v3.0 rev1 パッチを (ザイリンクス アンサー 41726) から入手できます。このパッチは、(ザイリンクス アンサー 41725) の問題を修正するためのものです。
• ISE Design Suite 12.4 でリリース

• EDK pCore ドライバー ソフトウェア マクロ定義
• GPP および EDK インターフェイス動作を変更。ユーザーが新しいタイミング レジスタ値を確定すると、変更されていないレジスタには、GUI のデフォルト パラメーターではなく、タイミング ジェネレーターで生成される最新の値が使用されます。これは、コアの v1.0 および v2.0 のデフォルト動作です。
• GUI のツールチップ、最小値および最大値をアップデート
• EDK でコアがコンフィギュレーション可能
• ステータス レジスタのビット 7 にタイミング ジェネレーターがロックされているかどうかを反映

• CR 553188 : GUI のタイミング パラメーターが定数インターフェイスにしか使用できない
• CR 553183 : タイミング パラメーターの記述が明確ではない
• (ザイリンクス アンサー 38912) 定数インターフェイスの VBLANK および HBLANK 極性が間違っている

• (ザイリンクス アンサー 41589) CFA は元のベイヤー パターン入力データに影響するか
• (ザイリンクス アンサー 41725) ネットリストおよび C モデルに 12 ビット データ パッチを選択すると出力が間違っている
• (ザイリンクス アンサー 54069) XPS で EDK pCore を使用する際に列または行の最大数が 1024 を超えると、CFA が生成エラーになる

• ISE Design Suite 12.2 でリリース

• 列と行の総数を 4k x 4k ピクセルに増加
• Spartan-6 および Virtex-6 デバイスのサポートを追加
• XSVI バスの Pcore サポートを追加
• Linux 32 ビットおよび 64 ビットをサポート

• CR 553188 : GUI のタイミング パラメーターが定数インターフェイスにしか使用できない
• CR 553183 : タイミング パラメーターの記述が明確ではない
• CR 527227 : CORE Generator の CFA コアで GUI が範囲外になるエラーが発生する
• (ザイリンクス アンサー 35130) デザイン リンク ライセンスを使用して生成すると「ERROR:sim - Error: Netgen failed for v_cfa_v1_0.vhd. ERROR:NetListWriters:380 - The design contains secured core」というエラー メッセージが表示される

• (ザイリンクス アンサー 33872) 「ERROR:sim - An IP generation script exited abnormally. Error found during generation.」というエラー メッセージが表示される
• (ザイリンクス アンサー 37987) 『Xilinx Streaming Video Interface User Guide』 (UG762) の入手先について
• (ザイリンクス アンサー 38830) 検出された値のいくつかが期待値より小さい
• (ザイリンクス アンサー 38912) 定数インターフェイスで VBLANK および HBLANK の極性が間違っている

• ISE Design Suite 11.1 でリリース

• RGB および CMY Bayer イメージ センサーをサポート
• 5x5 補間アパーチャ
• フットプリントが小型の高質補間
• ストリーミングまたはフレーム バッファー処理をサポート
• プロセッサ インターフェイスを選択可能
  • EDK pCore
  • 汎用プロセッサ
  • 定数インターフェイス
  • 透過インターフェイス
• コンフィギュレーション可能な 8、10、12 ビット入力および出力
• タイミング パラメーターおよびタイミング信号極性の自動検出
• ISE 11.1 デザイン ツールをサポート

• なし

• (ザイリンクス アンサー 32340) Image Processing Pipe Video IP コアのパラメータまたはライセンスを変更し、同じコンポーネント名を使用すると、ネットリストがアップデートされない
• (ザイリンクス アンサー 33581) デザインの出力シミュレーション ネットリストが暗号化されており、ISE Simulator でしか読み出すことができない
• (ザイリンクス アンサー 33872) 「ERROR:sim - An IP generation script exited abnormally. Error found during generation.」というエラー メッセージが表示される
• (ザイリンクス アンサー 35130) デザイン リンク ライセンスを使用して生成すると、「ERROR:sim - Error: Netgen failed for v_cfa_v1_0.vhd. ERROR:NetListWriters:380 - The design contains secured core.」というエラー メッセージが表示される

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード