このアンサーでは、CORE Generator ツールおよび LogiCORE IP Color Filter Array Interpolation コアのリリース ノートおよび既知の問題を示します。
コアの各バージョンについて、次の情報が掲載されています。
Color Filter Array Interpolation LogiCORE IP ページ:
(Xilinx Answer 34068) | ザイリンクス Color Filter Array Interpolation で使用されるアルゴリズム |
(Xilinx Answer 36149) | 透過モードまたは定数モードを使用する場合に v_blank がアサートされると h_blank をアサートする必要があるか |
(Xilinx Answer 34828) | EDK で Video IP pCore をシミュレーションする方法 |
(Xilinx Answer 51589) | オプションの AXI4-Lite インターフェイスが EDK で選択されていないと Video IP が動作停止する (TLAST 出力なしの状態) |
(Xilinx Answer 51483) | ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする |
(Xilinx Answer 50909) | 2012.2 Vivado シミュレータ - IP に対して Vivado シミュレータでビヘイビアー シミュレーション フローを使用すると、エラーまたはデータの不一致が発生する |
(Xilinx Answer 51483) | ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする |
(Xilinx Answer 52215) | コアのタイミングが満たされず、クリティカル警告が表示される |
(Xilinx Answer 52215) | コアのタイミングが満たされず、クリティカル警告が表示される |
(Xilinx Answer 51589) | オプションの AXI4-Lite インターフェイスが EDK で選択されていないと Video IP が動作停止する (TLAST 出力なしの状態) |
(Xilinx Answer 51483) | ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする |
(Xilinx Answer 50909) | 2012.2 Vivado シミュレータ - IP に対して Vivado シミュレータでビヘイビアー シミュレーション フローを使用すると、エラーまたはデータの不一致が発生する |
(Xilinx Answer 51483) | ビデオ入力から AXI-4 Stream 入力コアにパーシャル入力フレームを送信すると、ビデオ IP がフリーズする |
(Xilinx Answer 47455) | 画像サイズが 128x128 ピクセル未満の場合 CFA でエラーが発生する |
(Xilinx Answer 41725) | ネットリストおよび C モデルに 12 ビット データ パッチを選択すると出力が間違っているのはなぜですか。 |
(Xilinx Answer 41589) | CFA は元のベイヤー パターン入力データに影響しますか。 |
(Xilinx Answer 54069) | XPS で EDK pCore を使用している場合、列または行の最大値が 1024 を超えると、CFA を生成できないのはなぜですか。 |
(Xilinx Answer 41589) | CFA は元のベイヤー パターン入力データに影響するか。 |
(Xilinx Answer 41725) | ネットリストおよび C モデルに 12 ビット データ パッチを選択すると出力が間違っている |
(Xilinx Answer 54069) | XPS で EDK pcore を使用している場合、列または行の最大値を 1024 を超える値に設定すると、CFA を生成できない |
(Xilinx Answer 33872) | 「'ERROR: simAn IP generation script exited abnormally. Error found during generation.」というエラー メッセージが表示されるまたは「ERROR:Sim - assertMcrCacheRoot : Temp environment variable set is too long ...」というエラー メッセージが表示される |
(Xilinx Answer 37987) | 『Xilinx Streaming Video Interface User Guide』 (UG762) の入手先 |
(Xilinx Answer 38830) | 検出された値のいくつかが期待値より小さいのはなぜですか。 |
(Xilinx Answer 38912) | 定数インターフェイスの VBLANK および HBLANK の極性が間違っているのはなぜですか。 |
(Xilinx Answer 32340) | Image Pipe Video IP コアのパラメータまたはライセンスを変更し、同じコンポーネント名を使用すると、ネットリストがアップデートされない |
(Xilinx Answer 33581) | デザインの出力シミュレーション ネットリストが暗号化されていて、ISE Simulator でしか読み出すことができないのはなぜか |
(Xilinx Answer 33872) | 「ERROR:sim - An IP generation script exited abnormally. Error found during generation.」というエラー メッセージが表示されるまたは「ERROR:Sim - assertMcrCacheRoot : Temp environment variable set is too long ...」というエラー メッセージが表示される |
(Xilinx Answer 35130) | Design Linking License を使用して生成すると、「ERROR:sim - Error: Netgen failed for v_cfa_v1_0.vhd. ERROR:NetListWriters:380 The design contains secured core」というエラー メッセージが表示される |
AR# 32133 | |
---|---|
日付 | 07/17/2018 |
ステータス | アーカイブ |
種類 | リリース ノート |
IP |