UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32188

Serial RapidIO - Virtex-5 FXT コアでデータ エラーおよび 入力エラー停止ステートが表示される可能性がある

説明

キーワード : clock correction, RXDATA, RXCLKCORCNT, CRC error, クロック コレクション, CRC エラー

Known Issue: v5.3, v5.2, v5.1 Rev1, v5.1, v4.3

The Serial RapidIO Core is affected by the problem outlined in (Xilinx Answer 32164). この問題は、SRIO コアでプロトコル エラーまたは 入力エラー停止ステートになったとして表示される可能性があります。

ソリューション

この問題は、クロック コレクション レングスを 1 ではなく現在 SRIO コアで使用されている 2 に設定すると回避できます。次の属性が RocketIO ラッパで変更される必要があります。

CLK_COR_DET_LEN = 2
CLK_COR_ADJ_LEN = 2
CLK_COR_MIN_LAT = 21
CLK_COR_MAX_LAT = 24
CLK_COR_SEQ_1_1 = "0111111101"
CLK_COR_SEQ_1_2 = "0111111101"
CLK_COR_SEQ_1_ENABLE = "0011"

これらの属性設定は、SRIO v5.4 コアのリリース前にハードウェアで検証される予定です。このアンサーは、有効性が確認され次第アップデートされる予定です。

改訂履歴
2009 年 3 月 17 日 - 初期リリース
2009 年 6 月 30 日 - 修正スケジュールを更新、v5.4 に延期
AR# 32188
作成日 03/17/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般