UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32191

10.1.03 ChipScope Pro - Synplify を使用すると ChipScope コアが削除される

説明

キーワード : LogiCORE, xst, instantiate, ICON, ILA, VIO, ATC2, synthesis, インスタンシエーション, インスタンシエート, 合成

デザインに CORE Generator と Synplify を使用すると、ChipScope コアが削除されます。

何が問題ですか。この問題の回避策を教えてください。

ソリューション

この問題は、<core_name>.veo に生成されたインスタンシエーション テンプレートに関連しています。このテンプレートでは、コアがポート幅、入力、出力、または入出力を持つモジュールとして指定されていません。Synplify では、このようなタイプのインタンシエーションは削除されます。次に例を示します。

chipscope_icon_v1_03_a instance_name (
.CONTROL0(CONTROL0)
);

この問題を回避するには、<core_name>.veo で生成されたコードに属性およびモジュール宣言を追加します。次に例を示します。

chipscope_icon_v1_03_a instance_name (
.CONTROL0(CONTROL0)
);

module chipscope_vio_v1_02_a (CLK, CONTROL, SYNC_OUT) /* synthesis syn_black_box syn_noprune=1 */;
input CLK;
inout [35 : 0] CONTROL;
output [2 : 0] SYNC_OUT;
endmodule

この問題は、ChipScope Pro 11.2 で修正されています。CORE Generator でサンプル HDL ファイルに適切な属性が追加されます。
AR# 32191
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加