UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32193

10.1 Timing Analyzer - 「WARNING:Timing:3329 - Timing Constraint "%s" fails the pulse width check for DCM_ADV block」という警告メッセージが表示される

説明

キーワード : DCM_ADV, Period Constraint, Virtex 4, 10.1, 周期制約 

 

DLL 出力のみを使用し、高周波数モードで DCM を使用しています。Virtex-4 のデータシートには、スピード グレードが -12 のパーツの場合、DCM で 500MHz の入力クロックを使用できると記載されています。入力クロックに 477MHz から 500MHz の範囲のタイミング制約を設定すると、スタティック解析で、次のような警告メッセージが表示されます。

 

WARNING:Timing:3329 - Timing Constraint "%s" fails the pulse width check for DCM_ADV block "DCM_inst_name" because the low pulse width value (1000 ps) is less than the minimum internal pulse width of 1050 for frequencies between 450 MHz and 500 MHz. Please increase the period of the constraint to remove this timing failure. 

 

データシートに最大 500MHz で DCM を実行できるという記述があるのに、なぜこの警告メッセージが表示されるのでしょうか。

ソリューション

この警告メッセージは表示されるべきではありません。 

次の点を確認できれば、この警告を無視しても問題はありません。

- スピード グレードが -12 の Virtex-4 をターゲットにしている

- DCM の DLL 部分だけを使用している

 

この警告メッセージは 11.1 で削除される予定です。

AR# 32193
作成日 04/07/2009
最終更新日 05/23/2014
ステータス アーカイブ
タイプ 一般