説明

このアンサーでは、ISE 11.1 でリリースされた LogiCORE Embedded Tri-mode Ethernet MAC Wrapper v1.6 のリリース ノートの内容を示します。次の情報が記載されています。

- 一般情報

- 新機能

- 修正点

- 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、およびデザイン ツールの要件は、次の『IP リリース ノート ガイド』を参照してください。

http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

一般情報

- Virtex-5 LXT Tri-Mode Ethernet MAC の HDL ラッパ ファイルの自動生成をサポート

- ユーザーがコンフィギュレーション可能なイーサネット MAC 物理インターフェイス (GMII、MII、RGMII、SGMII、および 1000Base-X PCS/PMA コンフィギュレーションをサポート) をインスタンシエート

- FIFO ベースのサンプル デザインを提供

- 一部のコンフィギュレーションのデモ テストベンチを提供

新機能

- ISE 11.1 ソフトウェアをサポート

修正された問題

(Xilinx Answer 32186) 16 ビット 1000BASE-X Verilog RX FIFO は不正にオーバーフローする可能性がある

(Xilinx Answer 31860) Virtex-4/Virtex-5 Embedded Tri-Mode Ethernet MAC - 10 または 100Mbps から 1G GMII に切り替える際の問題

(Xilinx Answer 30577) コアがリリースされた後、GTX ラッパの一部の属性がアップデートされています。

- GUI から PHYRESET および PHYPOWERDOWN MDIO デフォルト コンフィギュレーションを削除

- CR #471946

- これらのコンフィギュレーション値は、デモ テストベンチが正しくシミュレーションされるようにするため、ラッパ ファイルには伝搬されません。

- PHYRESET および PHYPOWERDOWN MDIO コンフィギュレーションをデフォルト値から変更するには、ラッパ ファイルを手動で変更する必要があります。

- Tri-Mode GMII クロック管理用に生成されたラッパ ファイルが『Virtex-5 FPGA Embedded Tri-Mode Ethernet MAC User Guide』 (UG194) の図 6-10 と異なる

- CR #501317

- ラッパで生成されるクロック管理を UG194 の図 6-10 と一致するようアップデートしました。

- トランシーバからの REFCLKOUT 信号の配線に BUFG が使用されない

- CR #503642

- SGMII および 1000Base-X PCS/PMA コンフィギュレーションのラッパで生成されるクロック管理を BUFG を使用して REFCLKOUT を配線するようアップデートしました。

- この変更は、REFCLKOUT が専用配線を使用して敗戦されるようにし、RocketIO GTP/GTX トランシーバ ユーザー ガイドの推奨事項と一致するようにするために加えられました。

- シミュレーションの際、GUI での選択にかかわらず、デモ テストベンチで一部のデフォルト コンフィギュレーションがディスエーブルになることを明記

- CR #500146

- GUI および『Getting Started Guide』に、デモ テストベンチでどのデフォルト コンフィギュレーションがディスエーブルになり、デモ テストベンチのシミュレーションに反映されないかの情報を追加しました。

既知の問題

(Xilinx Answer 32545) Virtex-5 Embedded Tri-mode Ethernet MAC Wrapper v1.6 - GMII インターフェイスをインプリメントすると配置エラーにより MAP でエラーが発生する

(Xilinx Answer 33456) Embedded Tri-Mode Ethernet MAC - 一部の送信フレームでフレーム チェック シーケンス (FCS) の最後のビットが重複している

(Xilinx Answer 33386) 11.3 CORE Generator software - 一部の無償コアのライセンスはソフトウェアのインストールに含まれる

(Xilinx Answer 33720) Virtex-5 FPGA Embedded Tri-mode Ethernet MAC Wrapper v1.6 - GMII および RGMII のオフセット制約の設定