AR# 32234

Virtex-4 FX FPGA 用 Aurora 8B10B v3.1 - ISE 11.1 でのリリース ノートおよび既知の問題

説明

キーワード : UG061, known restrictions, 8b10b, Virtex-4, 既知の問題, ユーザー ガイド

このアンサーでは、ISE 11.1 でリリースされた Virtex-4 FX FPGA 用 Aurora 8B10B v3.1 コアのリリース ノートを示します。次の情報が記載されています。

- 一般情報
- 新機能
- 修正点
- 既知の問題

インストール手順、CORE Generator の一般的な問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

General Information

The LogiCORE Aurora 8B/10B for Virtex-4 FPGAs requires a license to generate and implement the core. ライセンスは無償です。

ライセンスは、次の製品サイトから生成できます。

http://japan.xilinx.com/products/ipcenter/aurora8b10b_v4fx.htm

新機能

- ISE 11.1 ソフトウェアのサポート

修正点

- 不十分なシミュレーション時間 (CR 479527)
- 2 バイト コンフィギュレーションが 6.25Gb/s でタイミング違反 (CR 479528)
Viretex-4 FX デバイスでサポートされるファブリック最大周波数が 250MHz のため 2 バイト インターフェイスの最大ライン レートが 5Gb/s に制限される

既知の問題

オーバーサンプリングのサポートの削除
- このサポートの削除に伴い、有効なライン レートが変更されました。この変更は、以前のバージョンでのオーバーサンプリングに関する既知の問題ではなく、この機能のニーズが低いことに起因し、テストを軽減するためです。

タイミング エラーは、トランシーバが列を横切って選択されるときにライン レートが 4Gb/s 以上であると発生することが報告されています。
トランシーバを 1 列内から選択することを推奨します。

Simplex タイマ オプションは、3.125Gb/s ライン レートでのみテストされています。
- Simplex タイマの値は、3.125Gb/s 向けにのみ設定されています。ほかのライン レートで使用するには、値を変更する必要があります。

(Xilinx Answer 22845) - デザインのシミュレーションが一部のライン レートで機能しません。RXNOTINTABLE および RXRUNDISPERR が同じライン レートで動作しています。この問題は、GT11 Swift モデルおよびシミュレータのレゾリューションに原因があります。整数の VCO タイム周期 (ps) になるようなリファレンス クロック周波数を選択すると、この問題を回避できます。

(Xilinx Answer 24656) - RXVCODAC_INIT、VCODAC_INIT、TXCPSEL、RXCPSEL、および RXRCPADJ の設定が間違っています。


改訂履歴
4/24/09 - 初期リリース
6/30/09 - オーバーサンプリングについてのメモを追加
8/6/09 - アンサー レコード 24656 を追加、説明を修正
AR# 32234
日付 12/15/2012
ステータス アクティブ
種類 一般