UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32235

Aurora 8B10B v4.1 - ISE 11.1 でのリリース ノートおよび既知の問題

説明

キーワード : UG353, known restrictions, 既知の制限

このアンサーでは、ISE 11.1 IP アップデート 1 でリリースされた Aurora 8B10B v4.1 コアのリリース ノートを示します。次の情報が記載されています。

- 一般情報
- 新機能
- 修正点
- 既知の問題

インストール手順、CORE Generator の一般的な問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

一般情報

LogiCORE Aurora 8b10b コアを生成およびインプリメントするには、ライセンスが必要です。ライセンスは無償です。

ライセンスを生成するには、次の製品ページにアクセスしてください。
http://japan.xilinx.com/products/ipcenter/aurora8b10b.htm


新機能

- ディレクトリ構造を改善
- レーン数が 14 を超える場合に複数 REF_CLK をサポート
- Virtex-5 TXT デバイスをサポート


修正点

- シンプレックス デザインで RX_SRC_RDY_N が High のときにデータ出力が X になる問題を修正 (CR 471897)
- DLL_FREQUENCY_MODE 属性に不正な値が設定されていた問題を修正 (CR 473336)
- レーンがすべて割り当てられていない場合にコアが生成できない問題を修正 (CR 481515)
- GUI で不正な REFCLK 値が選択できてしまう問題を修正 (CR 493196)
- ユーザー ガイドの説明が RX_SOF_N 信号の動作と一致していない問題を修正 (CR 499000)
- ユーザー ガイドの ISE フローの記述を修正 (CR 479688)
- UFC フィルタ モジュールの 10 進値のプレース ホルダが不正であるために合成でエラーが発生する問題を修正 (CR 468200)
- フロー制御のデフォルト オプション (none) が正しく認識されない問題を修正 (CR 477439)
- DCM の CLKIN_PERIOD 属性が不正な値に設定される問題を修正 (CR 492852)
- ストリーミング 9 レーン デザインでチャネル ボンディングのエラーが発生する問題を修正 (CR 469729)
- CHAN_BOND_LEVEL > 7 であるためにレーン数が 14 を超えるコアでエラーが発生する問題を修正 (CR 474630)


既知の問題

- GTP および GTX デバイスのオーバーサンプリング サポートは削除されています。
- 現在コアでは、16 レーンまでがサポートされています。それ以上のサポートが必要な場合は、auroramkt@xilinx.com までご連絡ください。
- 列の末端にあるトランシーバを使用するデザインでタイミング エラーが発生します。詳細は、『LogiCORE IP Aurora 8B10B v4.1 User Guide』 (UG353) を参照してください。
- DUAL アーキテクチャで Aurora によりトランシーバが 1 つのみ使用される場合、Aurora で使用されないトランシーバを使用するためには手動で変更を加える必要があります (CR 503600)。詳細は、『LogiCORE IP Aurora 8B10B v4.1 User Guide』 (UG353) を参照してください。
- SCP および ECP では連続するフレームはサポートされません (CR 505495)。SCP を最上位レーンで、ECP を最下位レーンで送信する必要があります。フレームがこのスキームに適合しない場合、バンド幅が削減されます。
- (Xilinx Answer 32218) 電源投入時にクロックが不安定なため Aurora が初期化されないことがある
- (Xilinx Answer 32694) Virtex-5 TXT の右側の GTX 列をターゲットとしたコアを合成するとエラーが発生する
- (Xilinx Answer 32695) Aurora トランシーバ タイル ラッパを GTX Wizard のものと直接置き換えることができない


改訂履歴
2009 年 4 月 24 日 - 初期リリース
2009 年 5 月 12 日 - アンサー 32694、32695 への参照を追加し、既知の問題セクションを再構成
2009 年 5 月 22 日 - アンサーの説明を修正
AR# 32235
作成日 04/22/2009
最終更新日 05/22/2009
ステータス アクティブ
タイプ 一般