UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32263

11.1 EDK - ISE プロジェクトに含まれる XMP ファイルのテンプレートの言語を変更するとプロジェクトが再構築される

説明

キーワード : ISE, EDK, integrate, integration, embed, processor, XMP, source, 統合, エンベデッド, プロセッサ, ソース

EDK デザインを ISE プロジェクトにインスタンシエートしています。EDK プロジェクトは既に ISE で を合成し、インプリメントしています。ここで、インスタンシエーション テンプレートを VHDL から Verilog (または Verilog から VHDL) に変更すると、EDK プロジェクトが再合成および再インプリメントされます。

テンプレート言語を変更するとプロジェクトが再構築されるのはなぜですか。

ソリューション

EDK プロジェクトを ISE プロジェクトにインスタンシエートすると、EDK プロジェクトの優先 HDL 設定には ISE の言語テンプレート設定が使用されます。言語テンプレート設定が変更されると、EDK ソース ファイル (platgen.opt ファイル) が変更されるので、EDK プロジェクトの再構築が必要になります。


AR# 32263
作成日 04/13/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般