UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32272

11.1 EDK - 「ERROR:Pack:1653 - At least one timing constraint is impossible to meet - PowerPC 440 design with FPU」というエラー メッセージが表示される

説明

キーワード : PPC, float, point, unit, single, double, precision, 400, 100, mega, Hertz, MHz, ML507, 浮動少数点, 単精度, 倍精度, 精度

ML507 の Base System Builder (BSB) デザイン (400MHz プロセッサ速度および 100MHz バス 速度、FPU イネーブル) を作成すると、MAP 後に次のエラー メッセージが表示されます。

"ERROR:Pack:1653 - At least one timing constraint is impossible to meet because component delays alone exceed the constraint."

ソリューション

タイミング エラーは、プロセッサのクロック速度が 320MHz 以上の場合に発生します。

この問題を回避するには、FPU コアを次のようにコンフィギュレーションします。

- use pre-placed FPU = PowerPC 0
- configure FPU for high speed or low latency = High Speed

Base System Builder はこれらのデザイン基準に対応するよう 11.2 で修正される予定です。ただし、FPU が PowerPC の位置に配置され、インプリメンテーション ツールで実際の PowerPC が別の位置に配置される場合は、PowerPC エンベデッド プロセッサ ブロックを 2 つ含むデバイスでタイミング エラーが発生する可能性があります。次の手順に従って、PowerPC インスタンスにロケーション制約を配置できます。

1. system.ucf ファイルをテキスト エディタで開きます。
2. 次の行を UCF ファイルの最後に追加します。

Inst ppc440_0 LOC=PPC440_X0Y0;

3. UCF ファイルを保存して閉じます。

ppc440_0 インスタンス名は ppc440_wrapper.vhd ファイルに含まれています。PPC440_X0Y0 のロケーション制約は、FPU の PowerPC 0 に対応しています。同様に PPC440_X0Y1 は FPU の PowerPC 1 に対応しています。

Base System Builder でのこの問題は EDK 11.2 で修正されています。EDK 11.2 は次のサイトから入手可能です。
http://japan.xilinx.com/support/download/index.htm





AR# 32272
作成日 04/13/2009
最終更新日 06/13/2009
ステータス アクティブ
タイプ 一般