UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32285

10.1 制約構文 - 「Error: Pack:1676 - Error parsing LOCK_PINS constraint I0:A1, I1:A2. Logical input I1 is not a valid logical input.」というエラー メッセージが表示される

説明

キーワード : Pack, 1676, error, エラー

次の制約を使用しピンを固定しようとしました。

INST Base_0/*S4 LOC=SLICE_X3Y119;
INST Base_0/*S4 BEL= D6LUT;
INST Base_0/*S4 LOCK_PINS=I0:A1,I1:A2,I2:A3,I3:A4,I4:A5,I5:A6;

すると次のようなエラー メッセージが表示されました。

"ERROR:Pack:1676 - Error parsing LOCK_PINS constraint I0:A1, I1:A2, I2:A3, I3:A4,I4:A5, I5:A6. Logical input I1 is not a valid logical input."

この問題の解決方法を教えてください。

ソリューション

この問題を回避するには、 LUT pins using the "ALL" キーワードを使用して LUT ピンの配置をロックします。

例 :
INST Base_0/*S4 LOC=SLICE_X3Y119;
INST Base_0/*S4 BEL= D6LUT;
INST Base_0/*S4 LOCK_PINS=ALL;
AR# 32285
作成日 04/07/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般