We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32354

CPLD - ISE 11.1 での ABEL のサポートについて


キーワード : XC9500, XC9500XL, XPLA3, CoolRunner, CoolRunner-II

ISE 11.1 の CPLD デザイン入力で ABEL はサポートされますか。


いいえ、されません。ISE 11.1 の CPLD デザイン入力では ABEL はサポートされません。ABEL ソースを含むプロジェクトを 11.1 で開くと、次のような警告メッセージが表示されます。

"WARNING: ABEL sources (jc2_top.abl) are no longer supported in the current release of ISE, the converted HDL sources will be added to the project instead.

WARNING: the generated hdl for jc2_top.abl was not found, your migrated design may be incomplete."

この問題を回避するには、ISE 10.1 を継続して使用するか、10.1 (またはそれ以前のバージョン) を使用して ABEL ファイルを VHDL または Verilog に変換します。ISE 10.1 では、XST での合成前に、ABEL ソースはコンパイルされ、VHDL または Verilog に変換されます。VHDL ファイルの拡張子は .vhf、Verilog ファイルの拡張子は .vf です。 ファイルの拡張子を .vhd または .v に変更すると、11.1 で使用できます。
AR# 32354
日付 12/15/2012
ステータス アクティブ
タイプ 一般