UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32372

14.x タイミング - タイミング レポートで生成されているタイミング遅延名の読み方

説明


タイミング レポートにある DSP パスが何を示しているのか分かりません。DSP48 遅延からの遅延を理解するにはどうすればよいでしょうか。

たとえば、Tdspcko_ACOUT_AREG と Tdspdo_ACIN_ACOUT という 2 つの遅延がありますが、この意味が分かりません。

ソリューション


名前の基本部分が遅延タイプを示しています。

Tdspdck_ = セットアップ
Tdspckd_ = ホールド
Tdspdo_ = 入力から出力までの伝搬遅延
Tdspcko_ = clock-to-out 遅延

基本部に続く部分はコンポーネント入力ピンの名前です。

Tdspckd_ACIN_
Tdspdck_BIN_
Tdspcko_B_
Tdspdo_A_

最後に、セットアップ、ホールド、clock-to-out は「REG」になります。

Tdspckd_ACIN_REG
Tdspdck_BIN_REG

遅延が組み合わせである場合、コンポーネント ターゲット/出力ピンがリストされます。

Tdspdo_ACIN_ACOUT

また、前置加算器、乗算器のどちらが使用されているかを示すタグもあります。乗算器で前置加算器または乗算器が使用されない場合は次のようになります。

Tdspdo_A_P

前置加算器および乗算器を使用するパスは次のように長くなります。

Tdspdo_A_P_PREADD_MULT
AR# 32372
作成日 04/07/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE - 8.1i
  • ISE - 8.1i sp1
  • ISE - 8.1i sp2
  • ISE - 8.1i sp3
  • ISE - 8.2i
  • ISE - 8.2i sp1
  • ISE - 8.2i sp2
  • ISE - 8.2i sp3
  • ISE - 9.1i
  • ISE - 9.1i sp1
  • ISE - 9.1i sp2
  • ISE - 9.1i sp3
  • ISE - 9.2i
  • ISE - 9.2i sp1
  • ISE - 9.2i sp2
  • ISE - 9.2i sp3
  • ISE - 9.2i sp4
  • ISE - Legacy
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less