UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32413

11.1 EDK - xps_uart16550_v2_00_b - 受信側 FIFO のライン ステータス レジスタ LSR(24) ビットにエラーが表示される

説明

受信側の FIFO が 8 文字でいっぱいになり、そのうち 5 文字にパリティ/フレーミングまたはオーバーラン エラーがある場合、ライン ステータス レジスタ (LSR) を最初に読み出すときにのみ、受信側の FIFO の LSR(24) にエラーが表示されます。2 度目に LSR を読み出すときには受信側 FIFO にエラーは表示されません。

ソリューション

この問題は、EDK 11.1 に含まれる xps_uart16550_v2_01_a コアの最新リリースで修正されています。 

 

EDK 11.1 は、次から入手できます。

http://japan.xilinx.com/xlnx/xil_sw_updates_home.jsp

AR# 32413
作成日 04/09/2009
最終更新日 05/23/2014
ステータス アーカイブ
タイプ 一般