UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32441

11.1 既知の問題 - タイミング - PLL/DCM のクロック誤差の離散ジッタが大きめに見積もられている

説明

キーワード : discrete, jitter, pll, dcm, clock, uncertainty, pessimistic, 離散的, ジッタ, 不確定さ, 誤差

タイミング レポートを見ると、離散ジッタが大きめに見積もられているため、PLL/DCM のクロック誤差の値も大きめになっています。これはなぜですか。

ソリューション

PLL および DCM コンポーネントのクロック誤差を算出する式の離散ジッタ部分は、かなり大きめに見積もられています。特性化により得られた実際の値は、タイミング レポートの値よりも約 30% 小さくなります。

この問題は、スピード ファイルの次のアップデートまたはメジャー リリースで修正される予定です。
AR# 32441
日付 04/22/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加