AR# 32461

11.4 タイミング - 既知の問題 - セットアップ違反があるがそのパスがレポートされない

説明

PAR でタイミング違反があるとレポートされます。TRACE では制約の下に違反がレポートされますが、実際のパスが記述されていません。これらのパスを表示するにはどうすればよいですか。

次に例を示します。 

========================================

Timing constraint: TS_RDClk_P = PERIOD TIMEGRP "RDClk_P" 400 MHz HIGH 50% 
INPUT_JITTER 0.3 ns; 

34 paths analyzed, 34 endpoints analyzed, 11 failing endpoints 
11 timing errors detected. (11 setup errors, 0 hold errors, 0 component switching limit errors) 
Minimum period is 1.666ns. 

------------------------------------------------------------------------ 

========================================

Timing constraint: TS_SnkCalFlops = MAXDELAY FROM TIMEGRP "snk_cal_flops" TO 
TIMEGRP "snk_cal_flops" TS_RDClk_P / 4; 
1070 paths analyzed, 518 endpoints analyzed, 0 failing endpoints 
0 timing errors detected. (0 setup errors, 0 hold errors) 
Maximum delay is 3.461ns. 

------------------------------------------------------------------------ 

========================================

ソリューション

これは既知の問題であり、現在調査中です。 

この問題は、次のメジャー リリースで修正される予定です。

AR# 32461
日付 05/23/2014
ステータス アーカイブ
種類 既知の問題
ツール 詳細 概略