UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32470

11.1 既知の問題 - Timing Analyzer - Virtex-5 のブロック RAM を介するパスが解析されない

説明

キーワード : timing, block ram, BRAM36, paths, analysis, タイミング, ブロック RAM, パス, 解析

Virtex-5 BRAM36 プリミティブをインスタンシエートしましたが、タイミング レポートにブロック RAM からのパスが含まれていません。何が問題ですか。

ソリューション

Timing Analyzer には、Virtex-5 BRAM36 プリミティブからのパスの解析に関する既知の問題があります。CORE Generator を使用してブロック RAM を作成すると、この問題を回避できることがあります。

この問題は 11.2 で修正される予定です。
AR# 32470
作成日 04/10/2009
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般