UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 32550

Block Memory Generator v3.1 - 非同期リセットでシミュレータに問題が起きる

説明

Block Memory Generator コアの Spartan-6 の非同期リセット機能を使用していると (RST_TYPE = ''ASYNC'')、構造またはビヘイビアー モデルから予期しない出力が得られることがあります。たとえば、次のような予期しない動作がおきます。 

1. リセットが High になり、同時にイネーブルが Low になると、リセットが非同期に発生します。リセットの優先順位が CE に設定されていて、RST および EN が両方とも High にならないとリセットが発生すべきでなくても、そうなります。 

2. RST が High になるとき、同時に無効アドレスが有効アドレスにかわると、未知のデータが出力にとどまったままになります。

ソリューション

こうした問題はシミュレータ デルタの問題のようで、ModelSim および NCSIM の両方で見られます。コアの問題ではありません。 

 

これらの問題を回避するには、非同期リセット機能を使用している場合は同時にすべての入力スティミュラを変更しないようにしてください。すなわち、RST、EN / REGCE、ADDR、CLK を同時に変更しないでください。\ 

 

このアンサーは不要になりました。アンサー 32815 を参照してください。

AR# 32550
日付 10/11/2014
ステータス Partner Exclusive
タイプ 一般