AR# 32599

11.1 タイミング - FIFO の仕様範囲内で動作しているのにコンポーネント スイッチ制限エラーが表示される

説明

キーワード : pin, RAM, Virtex-6, ピン

FIFO の仕様範囲内で動作しているのにコンポーネント スイッチ制限エラーが表示されます。Virtex-6 データシートには、次のように記載されています。

Fmax_fifo (すべてのモードの FIFO) のスイッチ特性 : スピード グレード -2 の場合 500MHz

タイミング レポートには、次のようなコンポーネント スイッチ制限違反が記述されます。

Component Switching Limit Checks: TS_Inst_mmcm1_clkout0 = PERIOD TIMEGRP "Inst_mmcm1_clkout0" TS_CLK HIGH
50%;
--------------------------------------------------------------------------------
Slack: -0.122ns (period - min period limit)
Period: 1.818ns
Min period limit: 1.940ns (515.464MHz) (Trper_CLKB)
Physical resource: Inst_fifo
Logical resource: Inst_fifo
Location pin: RAMB36_X1Y9.CLKBWRCLKL
Clock network: CLK
--------------------------------------------------------------------------------

ソリューション

この問題は次のリリースで修正される予定です。



AR# 32599
日付 06/05/2009
ステータス アーカイブ
種類 一般