UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 32608

10.1 EDK - 割り込みがエッジまたはレベルのどちらで認識されるかを設定する方法

説明

キーワード : sensitivity, interrupt, set, edge, level, 割り込み, 設定, エッジ, レベル

EDK の Base System Builder でデザインを作成すると、プロセッサの割り込みが LEVEL_HIGH に設定され、ペリフェラルの割り込みは EDGE_RISING に設定されます。
割り込みがエッジまたはレベルのどちらで認識されるかは、どのように設定したらよいですか。

ソリューション

これを設定するには、プロセッサまたはペリフェラルの割り込み信号を外部にします。
このようにすると、割り込みを要件に応じてコンフィギュレーションできます。


AR# 32608
作成日 04/26/2009
最終更新日 05/14/2009
ステータス アクティブ
タイプ 一般