AR# 32614

Serial RapidIO - PHY で RX フレームの CRF ビットが正しく渡されない

説明

キーワード : Critical Request Flow, SRIO, rapid, io, serial, シリアル

既知の問題 : v5.2、v5.1.1、v5.1、v4.4.2、v4.4.1、v4.4、v4.3、v4.2、v4.1

SRIO PHY および論理層で受信された、パケット ヘッダに CRF ビットが設定されているパケットが、論理層から CRF 信号 (mreq_crf アサートなど) なしで渡されます。この問題は、コアのユーザー ガイド (UG503) に説明されているように、PHY により crf_bit_rx 信号がパケット受信中にアサートされないことが原因で発生します。バッファ デザインでは SOF でのみ crf_bit_rx 信号がチェックされるので、CRF フラグは論理層に渡されません。

ソリューション

この問題は、ISE 11.3 リリースで修正される予定です。SRIO v4.x コアでは回避策がありますが、v5.x コアでは回避策がありません。

PHY コアは EOF 上の crf_bit_rx は常にアサートするので、バッファで SOF ではなく EOF 上の crf_bit_rx を検出するようにし、論理層に渡されるようにすると、この問題を回避できます。

この問題が発生した場合は、ザイリンクスの次のサポート ページからウェブケースを開いてください。
http://japan.xilinx.com/support/clearexpress/websupport.htm

変更履歴
2009 年 4 月 29 日 - 初期リリース
AR# 32614
日付 12/15/2012
ステータス アクティブ
種類 一般