UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 32627

SPI-4.2 v9.1 - VCS を使用したシミュレーションで Sink コアがフレーム同期にならない

説明

VCS を使用したシミュレーションで、パルスがフィルタされることが原因で SPI-4.2 v9.1 Sink コアがデータ ストリームにロックされないか、フレーム同期になりません。

ソリューション

この問題を回避するには、次のように VCS オプションの +transport_int_delays を VCS コマンド ラインに追加します。

 

vcs +no_notifier \ 

+neg_tchk \ 

-debug -PP \ 

+transport_path_delays +pulse_e/0 +pulse_r/0 \ 

+transport_int_delays +pulse_int_e/0 +pulse_int_r/0 \ 

-sdf max:pl4_demo_testbench.pl4_wrapper0:../../implement/results/routed.sdf \ 

pl4_demo_testbench glbl 

 

このコマンド ライン オプションは、次のリリースの SPI-4.2 v9.2 コアのサンプル デザインのシミュレーション スクリプトに追加される予定です。 

 

改訂履歴 

 

2009/05/04 - 初版

AR# 32627
日付 05/23/2014
ステータス アーカイブ
種類 一般